Luận văn tót nghiệp GVHD: Nguyễn Tấn Đời
SVTH: Nguyễn Thành Nhơn Trang 12
không thể thiếu cho những công việc cần thiết đối với con người, đối với
những công dân của thế kỷ 21. Chúng ta là những công dân, kỹ sư của những
nhà máy, xí nghiệp, thì việc tuân thủ giờ giấc là một yêu cầu nghiêm ngặt.
Do đó, cần có hệ thống báo giờ để giúp mọi người nắm bắt được giờ giấc kòp
thời mà không ảnh hưởng đến công việc.
Có rất nhiều báo giờ đã và đang được lắp đăët, từ những loại thô sơ dến
những loại hiện đại. Từ những đồng hồ cơ khí, bán cơ khí sau cùng là đồng
hồ điện tử. Chỉ riêng đồng hồ điện tử cũng có rất nhiều loại. Và theo em loại
đồng hồ báo thức đơn giản và phổ biến nhất là:”Mạch báo giờ dùng
EPROM”.
II. Mc đích nghiên cứu
 Ứng dụng những kiến thức đã học vào thực tiễn.
 Tìm hiểu sâu hơn những kiến thức đã được học.
 Bổ sung những kiến thức còn thiếu.
 Để hoàn thành chương trình học.
III. Giới hạn vấn đề
Do thời gian và kiến thức có hạn nên việc thực hiện đề tài không tránh
khỏi những thiếu xót trong việc thiết kế và thi công. Em chỉ thực hiện dược
các ý tưởng sau: Báo giờ, ngày, thứ và báo chuông theo giờ đặt sẵn. Có thể ý
tưởng của em không phải là tối ưu nhất. Rất mong sự góp ý của thầy cô và
các bạn.
IV. Phân tích công trình liên hệ
Thông qua việc tham khảo đề tài"thiết kế và thi công đồng hồ báo
giờ"cuả Vũ Lê Đức Trí và Đoàn Nam Sơn. Đề tài này chỉ thiết kế phần báo
giờ.

A. LÝ THUYẾT THIẾT KẾ
Chương I:
CÁC MẠCH CƠ BẢN

Kí hiệu: Bảng trạng thái
A Y
0
1
1
0
Tín hiệu giữa ngõ ra và ngõ vào luôn ngược mức logic nhau

3. Cổng NAND
Dùng thực hiện phép đảo của phép nhân logic

Kí hiệu: Bảng trạng thái
A B Y
0
0
1
0
1
0
1
1
1
A
Y
Y
B
A

A B C
0
0
1
1
0
1
0
1
1
0
0
0
Nhận xét: ngõ ra cổng NOR sẽ ở mức 1 khi tất cả các đầu vào là 0
6. Cổng EX-OR
Dùng tạo ra tín hiệu mức 0 khi các đầu vào cùng trạng thái.
Kí hiệu: Bảng trạng thái
A B Y
0
0
1
0
1
0
0
1
1
B
A
Y

0 0
0 1
1 0
1 1
Qn Qn\
0 1
1 0
Không dùng

2. Flip - Flop RST:
Còn được gọi là Flip - Flop nhòp. Mạch có các đầu vào điều kiện trực
tiếp và các đầu vào đồng bộ cộng với xung nhòp Cp.
3. Flip-Flop Chủ tớ (Master - Slave):
Là mgät dạng FF rất phổ biến gồm 2 phần và có 2 khối điều khiển
riêng nhưng lại có quan hệ với nhau. FF chủ thực hiện chức năng logic cơ
S
R QN
Q
Luận văn tót nghiệp GVHD: Nguyễn Tấn Đời
SVTH: Nguyễn Thành Nhơn Trang 16
bản của hệ Flip-Flop tớ thực hiện chức năng nhớ trạng thái của hệ sau khi
hoàn thành việc ghi thông tin.
Dưới sự điều khiển của xung clock Cp, việc ghi thông tin vào Flip-
Flop chủ tớ được thực hiện qua 4 bước:
 Bước 1: cách ly giữa 2 Flip-Flop chủ và tớ.
 Bước 2: ghi thông tin vào Flip-Flop chủ.
 Bước 3: cách ly giữa đầu vào và Flip-Flop chủ.
 Bước 4: chuyển thông tin từ Flip-Flop chủ đến tớ.
1 thì mạch hoạt động như một Flip - Flop T (nghóa là Q vẫn được xác đònh
trofg khi FF RS, RST thì bò cấm).
Chú ý: khi Flip - Flop nẫy bằng xung clock ta cần chú ý: Flip - Flop
tác động bằng mức điện thế hay bằng cạnh (sườn).
Một số IC chứa Flip - Flop JK:
S
J
CP
K
R
QN
Q
Cp

Q
Q\ X2'
FF Master FF Slave
X1

X2

X1'

Luận văn tót nghiệp GVHD: Nguyễn Tấn Đời
SVTH: Nguyễn Thành Nhơn Trang 17
 7470: FF JK nẩy bằng cạnh lên, với Preset và xoá, có cửa and ở
ngõ vào.
 7472: FF JK chủ tớ nẩy ở mức cao với Preset và xoá, có cửa
and ở ngõ vào.
 7473: FF JK với xoá, nẩy ở mức cao, (74LS73 nẩy ở cạnh

III. Mạch đếm
Mở đầu:
Mạch đếm hạch đếm xung là một hệ lôgic dãy được tạo thành từ sự
kết hợp của các Flip - Flop. Mạch có một đầu vào cho xung đếm và nhiều
đầu ra. Các đầu ra này thường là các đầu ra Q cho các FF. Vì Q chỉ có thể có
hai trạng thái là 1 và 0 cho nên sự sắp xếp các đầu ra này cho phép ta biểu
D
CP QN
Q
T
Cp

Q
Q

Luận văn tót nghiệp GVHD: Nguyễn Tấn Đời
SVTH: Nguyễn Thành Nhơn Trang 18
diễn kết quả dưới dạng một số hệ hai có số bit bằng số FF dùng trong mạch
đếm.
Điều kiện cơ bản để một mạch được gọi là mạch đếm là nó có các
trạng thái khác nhau, tối đa của mạch cũng bò giới hạn. Số xung tối đa đếm
được gọi là dung lượng của mạch đếm.

A

B

C

D


Luận văn tót nghiệp GVHD: Nguyễn Tấn Đời
SVTH: Nguyễn Thành Nhơn Trang 19
Về phương pháp đưa xung clock vào mạch đếm, người ta phân ra:
Phương pháp đồng bộ:
Phương pháp này xung clock được đưa đến các Flip Flop cùng một lúc.
Phương pháp không đồng bộ:
Phương pháp này xung clock được đưa đến một FF, rồi các FF còn lại
kích thích lẫn nhau.
Tốc độ tác động của mch đếm là tham số quan trọng và được xác
đònh bởi hai tham số khác là:
Tần số cực đại của dãy xung mà bộ đếm có thể đếm được.
Khoảng thời gian thiết lập của mạch đếm: tức là khoảng thời gian từ
khi đưa xung đếm vào mạch cho tới khi thiết lập xong trạng thái trong bộ
đếm tương ứng với khung đầu vào.
Các Flip-Flop thường dùng trong mạch đếm là loại RST và JK dưới
dạng rời hay tích hợp.
Mạch ghi:
Mỗi Flip-Flop có hai trạng thái ổn đònh (hai trạng thái bền) và ta có
thể kích thích Flip-Flop để có được một trong hai trạng thái như ý muốn. Sau
khi kích thích Flip-Flop sẽ giữ hai trạng thái này cho đến khi nó buộc bò thay
đổi. Vì có đặc tính như vậy nên ta bảo rằng Flip-Flop là mạch có tính nhớ
được hay mạch nhớ.
Như vậy, nếu dùng nhiều Flip-Flop ta có thể ghi vào đó một hay
nhiều dữ liệu đã được mã hoá dưới dạng một chuỗi các số hệ nhò phân là 0
và 1. Các FF dùng vào công vaệc như thế tạo thành một loại mạch là mạch
ghi mà trong nhiều trường hợp còn gọi là thanh ghi (register).
Thông thường các FF không nằm cô lập mà chúng được nối lại với
nhau theo một cách nào đó để có thể truyền từng phần dữ liệu cho nhau.
Dưới hình thức này ta có thanh ghi dòch (shift register).

IH
(min) 3,5V 3,5V 2,0V 2,0V 2,0V 2,0V 2,0V
V
IL
(max) 1,5 1,0V 0,8V 0,8V 0,8V 0,8V 0,8V
V
OH
(min) 4,95 4,6 2,4V 2,7V 2,7V 2,7V 2,7V
V
OL
(max)

0,05V 0,1V 0,1V 0,4V 0,5V 0,5V 0,4V
I
IH
(max) 1A 1 1A 40A 20A 200A

20A
I
IL
(max) 1A 1 1A 1,6A

0,4A 2mA 100A

I
OH
(max) 0,4mA

4mA 4mA 0,4mA


= V
cc
- V
BE
- V
D
- R
B
.
10pA
B

Điện thế này dưới 4V khiến CMOS không hoạt động đúng nên phải
dùng điện trở kéo lên R
x
bên ngoài mạch TTL. (hình 4).
5V
CMOS
1k
Io
+V
5V
TTL
CMOS
Hình 4
+V
5V
NPN
NPN