ĐẠI HỌC ĐÀ NẴNG
TRƯỜNG ĐẠI HỌC BÁCH KHOA
TIỂU LUẬN MÔN HỌC
TƯƠNG THÍCH ĐIỆN TỪ
ĐỀ TÀI
KỸ THUẬT THIẾT KẾ MẠCH SỐ
ĐẢM BẢO TÍNH TƯƠNG THÍCH ĐIỆN TỪ
Giảng viên hướng dẫn : PGS.TS. Tăng Tấn Chiến
Học viên thực hiện : Dương Ngọc Pháp
Lớp : K25.KĐT.ĐN (2012 – 2014)
Chuyên ngành : Kỹ thuật điện tử
ĐÀ NẴNG - 11/2013
MỤC LỤC
MỤC LỤC 1
MỞ ĐẦU 2
Chương 1 TỔNG QUAN ĐẶC TÍNH CỦA VI MẠCH SỐ 3
1.1Đặc tính tín hiệu xung 3
1.2Nguồn cung cấp 6
1.3Sự truyền xung nhịp 7
1.4Đóng gói vi mạch số 8
Chương 2 THIẾT KẾ MẠCH SỐ HẠN CHẾ PHÁT XẠ ĐIỆN TỪ 10
2.1Phát xạ từ mạch số 10
2.1.1Differential mode (kiểu sai phân) 10
2.1.2Common mode (kiểu đồng nhất) 10
2.1.3Antenna mode (kiểu phát ăng ten) 11
2.2Các kỹ thuật thiết kế hạn chế phát xạ điện từ 11
2.2.1Cách ly mạch số 11
2.2.2Bộ tản nhiệt đất 13
Chương 3 THIẾT KẾ MẠCH SỐ MIỄN NHIỄM ĐIỆN TỪ 16
3.1Các đường giao thoa điện từ 16
3.2Bộ định thời Watchdog 19

tả giản đồ xung với mối quan hệ giữa thời gian sườn xung và thời gian lan truyền tín
hiệu trên đường truyền.
Hình 1.1: Tốc độ chuyển mạch so với thời gian trễ lan truyền
Qua đó cho thấy tốc độ hoạt động là quan trọng khi thời gian chuyển mạch
(cạnh lên và xuống) là đủ nhanh, nghĩa là sự thay đổi trạng thái tín hiệu xảy ra với thời
CHƯƠNG 1: TỔNG QUAN ĐẶC TÍNH CỦA VI MẠCH SỐ
gian nhỏ hơn thời gian cho phép nó duy trì trên đường mạch in (hoặc đường dây). Và
thời gian chuyển mạch là điểm quan trọng hơn so với tần số xung nhịp trong việc xem
xét vấn đề tương thích điện từ.
Các họ logic khác nhau (CMOS, TTL, ECL,…) sẽ mang những đặc điểm khác
nhau về công suất vào, kiểu đóng gói, mức điện áp, và thời gian chuyển mạch. Đặc
điểm quan trọng của các linh kiện logic là giản đồ xung nội của các cổng.
Bên cạnh đó, một thông số đặc biệt quan trọng mà thường không được chỉ rõ
bởi nhà sản xuất, đó là công suất “đỉnh” làm tăng sự xâm nhập dòng vào tại chân
nguồn của vi mạch. Nguyên nhân gây ra bởi sự tăng dòng điện ghép, quá nhiệt linh
kiện, hoặc sự thay đổi tải… Các dòng này với nhiều mức khác nhau sẽ ảnh hưởng đến
dòng tín hiệu trên đường truyền.
Như vậy, để đảm bảo tín hiệu trên đường truyền, giảm nhiễu giao thoa điện từ
EMI, thì các họ logic có tốc độ chậm sẽ được lựa chọn (ví dụ họ logic TTL: dòng
74LS), khi đó sẽ ít quan tâm đến việc thực hiện mạch in và vấn đề ảnh hưởng bởi công
suất đỉnh. Tuy nhiên, các sản phẩm công nghệ cao, tốc độ cao ngày nay có thời gian
chuyển trạng thái vào khoảng 1.5 -5 ns, ví dụ như 74ACT, 74F và 74HCT. Và các vi
mạch thỏa mãn phát xạ điện từ nhỏ sẽ được lựa chọn trong các ứng dụng. Một điều
chú ý trong việc lựa chọn các họ logic phù hợp, là không sử dụng các linh kiện có tốc
độ cao hơn so với yêu cầu thực sự.
Nếu yêu cầu các họ logic có tốc độ cao, người thiết kế phải chú ý đến việc ghép
nối linh kiện, thực hiện mạch in và xử lý tín hiệu xung nhịp. Tốc độ chuyển mạch tăng
làm tăng dòng điện ghép, nhiễu xuyên, và phản hồi tín hiệu. Tuy nhiên những vấn đề
này là độc lập với thời gian lan truyền của tín hiệu, bởi vì các linh kiện có tốc độ
chuyển mạch cao hơn so với thời gian lan truyền tín hiệu (thời gian tồn tại xung trên

với phát xạ điện
từ).
Nguồn cung cấp chuyển tải một dòng điện khá lớn trong quá trình chuyển
mạch. Dòng này không có quan hệ với dòng điện tạo mức “1” hoặc “0” ở đầu ra cồng
logic. Trong các linh kiện công nghệ TTL và CMOS, sự tăng dòng được sinh ra bởi sự
xếp chồng dòng dẫn của các transistor điều khiển đầu ra. Trong thời gian xảy ra
chuyển mạch giữa mức cao “1” và mức thấp “0”, cả hai transistor đều ở chế độ dẫn
bão hòa, có một dòng điện ngắn mạch chuyển dịch giữa nguồn và đất. Dòng điện này
lớn có thể đánh thủng transistor. Vì vậy cần thiết phải có một điện trở hạn dòng để bảo
vệ ngắn mạch chống phá hủy transistor.
Để hạn chế dòng ngắn mạch đầu ra, nhà sản xuất bổ sung một diode Schottky
để tránh transistor đầu ra rơi vào vùng bão hòa. Một kỹ thuật khác là thay đổi tốc độ
chuyển mạch đầu ra bằng việc thay thế transistor lớn bằng các transistor nhỏ hơn.
Điện áp RF và điện dung ký sinh có thể tồn tại trong suốt thời gian chuyển đổi
mức cao và thấp.
CHƯƠNG 1: TỔNG QUAN ĐẶC TÍNH CỦA VI MẠCH SỐ
Dòng điện cần để chuyển đổi trạng thái logic từ thấp lên cao hoặc từ cao xuống
thấp lớn hơn nhiều so với dòng tĩnh. Dòng tải được tính theo công thức:
Với C là điện dung tổng của tải kết hợp với điện dung đường mạch với đất. Với
các bảng mạch in 1 lớp, C là 0.1 đến 0.3 pF/cm. Với bảng mạch nhiều lớp, C là 0.3
đến 2pF/cm, và điện dung đầu vào được chỉ ra ở bảng 1.2.
Ví dụ, nếu điện áp nguồn cung cấp là 3.5V, thời gian chuyển mạch là 2ns, với
chiều dài đường mạch là 7 cm trên bảng mạch 1 lớp, với cổng 5 đầu ra, thì dòng điện
cung cấp ra tải là:
Một vấn đề quan tâm khác đến việc phát xạ điện từ EMI là do sự khác nhau của
các linh kiện tích cực giữa các nhà sản xuất khác nhau. Mặt dù linh kiện số với hình
dạng, kích thước, và chức năng tương tự nhau, nhưng sự khác nhau ở đặc tính thiết kế.
Không phải tất cả các nhà sản xuất đều thiết kế theo cùng một cách, và linh kiện được
thiết kế khác nhau sẽ được giả định là cùng chức năng và khả năng tương thích điện
từ, đặc biệt các mô hình được sử dụng cho mục đích mô phỏng.

Hình 1.4: Kiểu đóng gói DIP với vòng lặp phát sinh RF
CHƯƠNG 2: THIẾT KẾ MẠCH SỐ HẠN CHẾ PHÁT XẠ ĐIỆN TỪ
Chương 2 THIẾT KẾ MẠCH SỐ HẠN CHẾ PHÁT XẠ ĐIỆN TỪ
Trong chương sẽ trình bày các kiểu ghép nối giữa các phần tử mạch số. Việc
đưa ra các nguyên nhận gây phát xạ điện từ mạch số sẽ có các kỹ thuật thiết kế tương
ứng để hạn chế: gồm các kỹ thuật ghép nối phần tử, ghép nối tương thích nguồn cung
cấp, tản nhiệt ghép nối đất…)
2.1Phát xạ từ mạch số
Các kiểu ghép nối giữa các phần tử mạch số, được phân biệt bởi chiều của dòng
điện liên kết giữa các phần tử.
2.1.1 Differential mode (kiểu sai phân)
Quan tâm đến hai đặc điểm của việc kết nối các thành phần bởi cáp. Cáp truyền
tỉa dòng tín hiệu theo kiểu sai phân (truyền đi và dẫn về) trên hai đường dây đặt gần
nhau. Một vùng phát xạ được ghép với hệ thống và giao thoa kiểu sai phân giữa hai
đường dây, tương tự dòng điện sai phân sẽ dẫn trong vùng phát xạ. Mặt tham chiếu đất
không kết nối với thành phần nào.
Hình 2.1: Ghép kiểu sai phân
2.1.2 Common mode (kiểu đồng nhất)
Đường dây cáp còn mang dòng điện theo kiểu đồng nhất, nghĩa là các đường
truyền theo cùng một hướng trên các dây cáp. Chúng có thể được tạo ra bởi sự ghép
các thành phần ngoài với vòng lặp được hình thành bởi cáp, mặt phẳng đất và trở
kháng nối giữa linh kiện với đất, và có thể sinh ra dòng sai phân mà các thành phần
này nhạy cảm. Ngoài ra chúng còn tạo ra bởi điện áp nhiễu giữa điểm tham chiếu đất
và các cáp nối, làm phát sinh phát xạ điện từ.
CHƯƠNG 2: THIẾT KẾ MẠCH SỐ HẠN CHẾ PHÁT XẠ ĐIỆN TỪ
Hình 2.2: Ghép kiểu đồng nhất
2.1.3 Antenna mode (kiểu phát ăng ten)
Dòng điện theo kiểu phát ăng ten được dẫn cùng hướng trong đường cáp và mặt
tham chiếu đất. Chúng không phát sinh do nhiễu nội nhưng sẽ có mặt trong toàn hệ
thống, bao gồm cả mặt phẳng đất, tiếp xúc với trường bên ngoài.

động ở chế độ tự cộng hưởng, và góp vào việc tính cảm kháng nhỏ của đường song
song. Nó sẽ có điện kháng nhỏ nhất tại tần số cộng hưởng, được xác định bởi công
thức xác định độ tự cảm:
CHƯƠNG 2: THIẾT KẾ MẠCH SỐ HẠN CHẾ PHÁT XẠ ĐIỆN TỪ
F
res
= 1/( )
Với L
m
là tổng cảm kháng của linh kiện và của đường mạch in tại các chân
ngoại vi so với các mặt nền. Cho ví dụ, một tụ điện 2200pF với 1.5nH tổng cảm kháng
sẽ có tần số cộng hưởng là 88MHz.
2.2.2 Bộ tản nhiệt đất
Tản nhiệt nối đất được tìm thấy trong một số ứng dụng với các dòng chip VLSI
có tần số xung nhịp nội vào khoảng 75MHz và cao hơn. Các dòng chip này yêu cầu
việc ghép tần số cao và nối đất hơn các dòng khác.
Công nghệ mới cho phép tích hợp hàng triệu transistor trên một đơn vị diện tích
nhỏ. Vì vậy, khi hoạt động, một số linh kiện sẽ yêu cầu cung cấp và tiêu tán một công
suất cao, khoảng 15 Watt hoặc hơn. Lúc này yêu cầu việc tản nhiệt để giữ ổn định
nhiệt độ hoạt động cho linh kiện, hạn chế phát xạ các tín hiệu điện từ không mong
muốn. Vì các bộ xử lý công suất cao, tốc độ cao được thực hiện trong nhiều thiết kế,
các kỹ thuật thiết kế đặc biệt được yêu cầu cho việc hạn chế giao thoa điện từ EMI và
giảm nhiệt cho các linh kiện.
Các thiết bị tản nhiệt thường được cách ly về điện với các linh kiện thông qua
các kết nối cách điện, dẫn nhiệt tốt như ở hình 2.5. Nhưng lúc này sẽ tồn tại các thành
phần điện kháng và cảm kháng không mong muốn như ở hình 2.6.
CHƯƠNG 2: THIẾT KẾ MẠCH SỐ HẠN CHẾ PHÁT XẠ ĐIỆN TỪ
Hình 2.5: tản nhiệt nối đất
Hình 2.6: Hoạt động tản nhiệt nối đất
Các tụ ghép sẽ hạn dòng RF kiểu ghép sai phân giữa nguồn, đất và các chân tín

mạch này dễ bị ảnh hưởng bởi sự thay đổi nhanh của tín hiệu, dễ gây ra các tính toán
sai lệch. Vì vậy yêu cầu phải có thành phần hạn chế sự ảnh hưởng điện từ từ các phần
tử bên ngoài lên các vi mạch số.
3.1Các đường giao thoa điện từ
Hầu hết các can thiệp điện từ trong các mạch số đều tham chiếu về điện thế đất,
cho dù đó là kiểu đồng nhất RF hay là quá độ tín hiệu, và gây ảnh hưởng đến các nút
nhạy nhiễu. Điều này xảy ra do có một trở kháng cao khi chuyển từ kiểu đồng nhất
sang kiểu sai phân do việc bố trí đường mạch in. Giao thoa kiểu sai phân sẽ không lan
truyền từ bên ngoài vào mạch theo các giao diện ngoại vi. Vì vậy, đầu tiên cần tập
trung vào việc bố trí đường mạch in để giảm thiểu việc chuyển đổi từ kiểu đồng nhất
sang kiểu sai phân, sử dụng các đường nối đất thích hợp; thứ hai thực hiện các thiết kế
cơ khí để tránh dòng giao thoa với đường nối đất từ các mạch logic. Đặt các bộ lọc tại
các ngoại vi hoặc cách ly để đảm bảo một dòng dẫn an toàn đối với các giao thoa tín
hiệu.
Một mạch số điển hình thường bao gồm các khối mạch: nguồn cấp điện, giao
tiếp điều khiển, bảng mạch xử lý, các kết nối bên trong và bên ngoài có thể hoạt động
ở tần số cao ở trường hợp quá độ như bố trí trong hình vẽ 3.1.
Hình 3.1: Cấu trúc mạch số tần số cao: quá độ
CHƯƠNG 3: THIẾT KẾ MẠCH SỐ MIỄN NHIỄM ĐIỆN TỪ
Tại các đường mạch tham chiếu đất 0V sẽ xuất hiện mạng lớn các điện cảm kết
hợp với các điện dung của đường dây. Nếu có một nền 0V bao phủ thì cảm kháng
đường dây sẽ thấp, tuy nhiên tổng dung kháng sẽ cao hơn. Một dòng quá độ kiểu đồng
nhất xuất hiện ở nguồn cung cấp có thể đi qua đường nối đất 0V, tạo ra một sự thay
đổi đột ngột đi qua bất kỳ hay tất cả các đường mạch như ở hình 3.1:
- Đi qua cuộn sơ cấp và thứ cấp của nguồn đến đất 0V hoặc đi qua các thành
phần mạch rồi đi về đất.
- Giống như ở trên, nhưng đi đến các ngoại vi.
- Đi trực tiếp xuống đất, sau đó vượt qua các điện dung ghép và đến các ngoại
vi.
Ngoài ra, một sự phóng điện có thể xảy ra tại bất kỳ tiếp xúc nào của các thiết

do sự trùng hợp ngẫu nhiên của các tín hiệu có biên độ cao tại một số thời điểm có thể
gây sai lệch tín hiệu trong việc chuyển tiếp tín hiệu. Một giải pháp an toàn nữa để đảm
bảo sự tin cậy của bộ vi xử lý là dựa trên việc chấp nhận rằng chương trình phần mềm
sẽ thường xuyên bị gây lỗi, và sẽ cung cấp một công cụ có thể tự động khôi phục lại
hoạt động của chương trình, đó là bộ định thời Watchdog.
Nguyên tắc hoạt động dựa trên việc chương trình điều khiển sẽ rơi vào vòng lặp
vô tận vô nghĩa khi vi mạch bị gây nhiễu bởi các giao thoa điện từ. Lúc đó bộ định
thời sẽ không được kích hoạt theo chu kỳ cài đặt, và sẽ yêu cầu vi xử lý thực hiện một
thao tác cụ thể, đơn giản bất kể chương trình đang được phục vụ, để thiết lập lại địa
chỉ chương trình. Hoạt động này được mô tả ở sơ đồ hình 3.5 và giản đồ xung kích
hoạt định thời được mô tải ở hình 3.6.
Hình 3.5: Hoạt động của bộ định thời Watchdog
CHƯƠNG 3: THIẾT KẾ MẠCH SỐ MIỄN NHIỄM ĐIỆN TỪ
Hình 3.6: Giản đồ xung hoạt động của bộ định thời Watchdog
3.3 Kỹ thuật phần mềm hỗ trợ phần cứng
Một số các kỹ thuật hạn chế sự can thiệp còn có thể được thực hiện bởi phần
mềm nhằm xác định dữ liệu và sửa lỗi hiệu quả. Việc sử dụng phần mềm linh hoạt sẽ
làm giảm và đơn giản phần cứng, góp phần làm giảm sự ảnh hưởng điện tử của các
phần tử mạch số. Một số kỹ thuật phần mềm nhằm nâng cao khả năng miễn nhiễm
điện từ là:
- Kiểm tra kiểu và phạm vi của tất cả dữ liệu đầu vào.
- Lấy dữ liệu đầu vào nhiều lần để xác nhận độ tin cậy của tín hiệu.
- Kết hợp kiểm tra tính chẵn lẻ và tính tổng trong kỹ thuật truyền số liệu.
- Bảo vệ các khối dữ liệu trong các bộ nhớ ổn định với thuật toán có khả năng
dò tìm và hiệu chỉnh lỗi.
- Dựa vào mức thay vì vào các tín hiệu ngắt cạnh.
- Định kỳ tái tạo giao diện lập trình chip.
Khi có lỗi xảy ra, thường rất khó để xác định lỗi thật sự. Kết nối với bộ thử
nghiệm trên mạch đang hoạt động không được khuyến khích vì gây ảnh hưởng đến các
khớp nối. Thông thường sẽ dùng khả năng suy luận để chuẩn đoán tình trạng hệ thống

[6]. Martin O'Hara, “EMC at Component and PCB Level”,Newnes 1998.