NHẬN XÉT CỦA GIÁO VIÊN HƯỚNG DẪN
……………………………………………………………………………………………
……………………………………………………………………………………………
……………………………………………………………………………………………
……………………………………………………………………………………………
……………………………………………………………………………………………
……………………………………………………………………………………………
……………………………………………………………………………………………
……………………………………………………………………………………………
……………………………………………………………………………………………
……………………………………………………………………………………………
……………………………………………………………………………………………
……………………………………………………………………………………………
……………………………………………………………………………………………
……………………………………………………………………………………………
……………………………………………………………………………………………
……………………………………………………………………………………………
……………………………………………………………………………………………
……………………………………………………………………………………………
……………………………………………………………………………………………
……………………………………………………………………………………………
……………………………………………………………………………………………
……………………………………………………………………………………………Gio viên hưng dẫn
Nguyn Thị Nhung
Hưng yên, ngày …. tháng……. năm 201
1
NHẬN XÉT, ĐÁNH GIÁ CỦA GIÁO VIÊN PHẢN BIỆN
…………………………………………………………………………………………

lợi để chúng em có thể phát huy được khả năng của mình.
Qua thời gian nghiên cứu và thực hiện, đến nay đồ án tốt nghiệp với đề tài:
“Thiết kế, chế tạo đồng hồ số vạn niên ” do giảng viên Nguyễn Thị Nhung hướng
dẫn đã được hoàn thiện. Trong suốt thời gian nghiên cứu, chúng em đã gặp không ít
khó khăn và đã nhận được nhiều sự giúp đỡ nhiệt thành và quý báu của cô, chúng em
bày tỏ lòng biết ơn sâu sắc tới Giảng Viên Nguyễn Thị Nhung đã tin tưởng giao đồ
án, chỉ đạo và tận tình hướng dẫn chúng em trong suốt quá trình thực hiện đồ án tốt
nghiệp này.
Chúng em xin được bày tỏ lòng cảm ơn chân thành tới các quý Thầy/Cô giáo
trong khoa Điện - Điện tử trường Đại Học Sư Phạm Kỹ Thuật Hưng Yên đã tận tình
chỉ dạy và truyền đạt những kiến thức quý báu để chúng em có thể hoàn thành đồ án
này, đồng thời đó cũng là một hành trang đáng quý đề chúng em có thể tiếp bước
trên con đường sự nghiệp sau này.
Để hoàn thành đồ án tốt nghiệp này cũng có sự đóng góp không nhỏ của các bạn
sinh viên lớp ĐTK7, chúng tôi xin cảm ơn các bạn rất nhiều.
Chúng em xin chân hành cảm ơn!
3
LỜI NÓI ĐẦU
Trong thời đại hiện nay, với tốc độ phát triển nhanh chóng của các ngành công
nghiệp hiện đại như : cơ khí, động lực….Thì ngành điện - điện tử cũng đóng một vai
trò rất quan trọng. Ngành điện tử đã xâm nhập vào cuộc sống con người khá sớm, từ
những thiết bị đơn giản như: đèn chiếu sáng, radio,…. Đến những máy móc phức tạp
và ứng dụng công nghệ cao như: hệ thống rada, hệ thống camera, robot,…. Tất cả
đều được ứng dụng rộng rãi và góp phần hiệu quả giải phóng sức lao động chân tay
của con người, đưa con người hướng tới một thế giới công nghệ ngày càng hiện đại
và tinh vi hơn.
Ngành điện tử đã ảnh hưởng không nhỏ đến cuộc sống của con người. Vì thế
con người không ngừng nổ lực, phát huy, nghiên cứu cho ra đời những thiết bị không
những phục vụ cho cuộc sống hằng ngày mà còn hỗ trợ cho nhiều lĩnh vực khác. Đặc
biệt hiện nay trong lĩnh vực vi xử lý, những ứng dụng của nó đã mang lại hiệu quả

ALE : Address Latch Enable
EA : External Access
RST : Reset
I/O port : Input/Output port
SFR : Secial Function Regiter
PSW : Proram Status Word
BCD : Binary Code Decimal
IP : Interrup Priority
Bit P : Bit Parity
IE : Interrupt Enable
OE : Output Enable
PC : Personal Computer
RTC : Real Time Clock
CH : Clock Halt
SQWE : Square Wave Enable
RS : Rate Select
I2C : Inter – Integrated Cỉcuit
SDA : Serial Data
SCL : Serial Clock
SLA : Slave Address
8
CHƯƠNG I : CƠ SỞ LÝ THUYẾT
1 .1. GIỚI THIỆU VỀ VI ĐIỀU KHIỂN 89S52
1.1.1. Tổng quan về 89S52
AT89xxx là họ IC vi điều khiển do hãng Atmel sản xuất. Các sản phẩm
AT89xxx rất thích hợp cho những ứng dụng điều khiển, thực tế. Việc xử lý trên byte
và các phép toán số học ở cấu trúc dữ liệu nhỏ được thực hiện bằng nhiều chế độ
truy xuất dữ liệu nhanh trên RAM nội. Tập lệnh cung cấp một bảng tiện dụng của
những lệnh số học 8 bit gồm cả lệnh nhân và lệnh chia. Nó cung cấp những hỗ trợ
mở rộng trên chip dùng cho những biến một bit như là kiểu dữ liệu riêng biệt cho

Port 1

: từ chân 1 đến chân 8 (P1.0 - P1.7). Port 1 là port IO dùng cho giao tiếp
với thiết bị bên ngoài nếu cần, các chức năng khác : T
2
, T
2
EX, MOSI, MISO, SCK.
Trong đó:
T2 và T2EX dùng cho Timer/Counter
Bit

MOSI, MISO, SCK dùng để truyền dữ liệu theo chuẩn SPI đồng thời có
chức năng kết nối với mạch nạp chương trình.
Port 2

: từ chân 21 đến chân 28 (P2.0-P2.7). Port 2 là một port có tác dụng kép
dùng như các đường xuất/nhập hoặc là byte cao của bus địa chỉ đối với các thiết bị
dùng bộ nhớ mở rộng.
Port3

: Từ chân 10 đến chân 17 (P3.0-P3.7).Port 3 là port có tác dụng kép. Các
chân của port này có nhiều chức năng, có công dụng chuyển đổi có liên hệ đến các
đặc tính đặc biệt của 89S52 như ở bảng sau:
11
Bit Tên Chức năng chuyển đổi
P3.0
P3.1
P3.2
P3.3

Khi 89S52 truy xuất bộ nhớ bên ngoài, Port 0 có chức năng là bus địa chỉ và dữ
liệu do đó phải tách các đường dữ liệu và địa chỉ. Tín hiệu ra ALE ở chân thứ 30
dùng làm tín hiệu điều khiển để giải đa hợp các đường địa chỉ và dữ liệu khi kết nối
chúng với IC chốt.
Tín hiệu ở chân ALE là một xung trong khoảng thời gian port 0 đóng vai trò là
địa chỉ thấp nên chốt địa chỉ hoàn toàn tự động.
EA (External Access):
Tín hiệu vào EA (chân 31). Nếu ở mức 1, 89S52 thi hành chương trình từ ROM
nội. Nếu ở mức 0, 89S52 thi hành chương trình từ bộ nhớ mở rộng. Chân EA được
lấy làm chân cấp nguồn 21V khi lập trình cho Eprom trong 89S52.
RST (Reset):
Khi ngõ vào tín hiệu này đưa lên mức cao ít nhất 2 chu kỳ máy, các thanh ghi
bên trong được nạp những giá trị thích hợp để khởi động hệ thống. Khi cấp điện
mạch phải tự động Reset.
XTAL1, XTAL2:
Bộ tạo dao động được tích hợp bên trong 89S52.Khi sử dụng 89S52, người ta chỉ
cần nối thêm thạch anh và các tụ. Tần số thạch anh tùy thuộc vào mục đích của người
sử dụng giá trị tụ thường được chọn là 33p
12
1.1.3. Tổ chức bộ nhớ bên trong 89S52
Bộ nhớ trong 89S52 bao gồm ROM và RAM. RAM trong 89S52 bao gồm nhiều
thành phần: Phần lưu trữ đa dụng, phần lưu trữ địa chỉ hóa từng bit, các bank thanh
ghi và các thanh ghi chức năng đặc biệt. AT89S52 có bộ nhớ được tổ chức theo cấu
trúc Harvard: Có những vùng bộ nhớ riêng biệt cho chương trình và dữ liệu. Chương
trình và dữ liệu có thể chứa bên trong 89S52 nhưng 89S52 vẫn có thể kết nối với
64K byte bộ nhớ chương trình và 64K byte dữ liệu bên ngoài.
Bảng 1.2: Tổ chức bộ nhớ bên trong của 89S52
RAM bên trong AT89S52 được phân chia như sau:
● Các bank thanh ghi có địa chỉ từ 00H đến 1FH.
● RAM địa chỉ hóa từng bit có địa chỉ từ 20H đến 2FH.

- Cờ Carry CY (Carry Flag):
Cờ nhớ thường được dùng cho các lệnh toán học: C = 1 nếu phép toán cộng có sự
tràn hoặc phép trừ có mượn và ngược lại C = 0 nếu phép toán cộng không tràn và
phép trừ không có mượn.
- Cờ Carry phụ AC (Auxiliary Carry Flag):
Khi cộng những giá trị BCD (Binary Code Decimal), cờ nhớ phụ AC được set nếu
kết quả 4 bit thấp nằm trong phạm vi điều khiển 0AH – 0FH. Ngược lại AC = 0
- Cờ 0 (Flag 0):
Cờ 0 (F0) là 1 bit cờ đa dụng dùng cho các ứng dụng của người dùng.
- Những bit chọn bank thanh ghi truy xuất:
RS1 và RS0 quyết định dãy thanh ghi tích cực. Chúng được xóa sau khi reset hệ
thống và được thay đổi bởi phần mềm khi cần thiết.
Tùy theo RS1,RS0 sẽ được chọn Bank tích cực tương ứng.
Bảng 1.4: Bảng Bank thanh ghi
15
- Cờ tràn OV (Over Flag):
Cờ tràn được set sau một hoạt động cộng hoặc trừ nếu có sự tràn toán học.
- Bit Parity (P):
Bit tự động được set hay clear ở mỗi chu kỳ máy để lập Parity chẵn với thanh ghi
A. Sự đếm các bit trong một thanh ghi A cộng với bit Parity luôn chẵn. Ví dụ A chứa
10101101B thì bit P set lên một để tổng số bit 1 trong A và P tạo thành số chẵn. Bit
Parity thường được dùng trong sự kết hợp với những thủ tục của Port nối tiếp để tạo
ra bit Parity trước khi phát đi hoặc kiểm tra bit Parity sau khi thu.
● Thanh ghi TIMER
Vi điều khiển 89S52 có 3 timer 16 bit, mỗi timer có 4 cách làm việc. Người ta sử
dụng các timer để:
- Định khoảng thời gian.
- Đếm sự kiện
- Tạo tốc độ baud cho port nối tiếp trong 89S52
Trong các ứng dụng định khoảng thời gian, người ta lập trình timer ở những

Bảng 1.5: Bảng thanh ghi IP
- Nếu 2 ngắt xảy ra đồng thời thì ngắt nào có mức ưu tiên cao hơn sẽ được phục vụ
trước.
- Nếu 2 ngắt xảy ra đồng thời có cùng mức ưu tiên thì thứ tự ưu tiên được thực hiện
từ cao đến thấp như sau : ngắt ngoài 0 – timer 0 – ngắt ngoài 1 –timer 1 – cổng nối
tiếp – timer 2.
- Nếu chương trình của một ngắt có mức ưu tiên thấp đang chạy mà có một ngắt xảy
ra với mức ưu tiên cao hơn thì chương trình này tạm dừng để chạy một chương trình
khác có mức ưu tiên cao hơn.
- Cho phép và cấm ngắt:
Mỗi nguồn ngắt được cho phép hoặc cấm ngắt qua một thanh ghi chức năng đặc biệt
có định địa chỉ bit IE ( Interrupt Enable : cho phép ngắt ) ở địa chỉ
Bit Kí hiệu Địa chỉ bit Mô tả
IE.7 EA AFH Cho phép / Cấm toàn bộ
IE.6 _ AEH Không được mô tả
IE.5 ET2 ADH Cho phép ngắt từ timer 2
IE.4 ES ACH Cho phép ngắt port nối tiếp
IE.3 ET1 ABH Cho phép ngắt từ timer 1
IE.2 EX1 AAH Cho phép ngắt ngoài 1
IE.1 ET0 A9H Cho phép ngắt từ timer 0
IE.0 EX0 A8H Cho phép ngắt ngoài 0
Bảng 1.6: Bảng thanh ghi IE
- Cc cờ ngắt:
Khi điều kiện ngắt xảy ra thì ứng với từng loại ngắt mà loại cờ đó được đặt lên mức
cao để xác nhận ngắt
17
Ngắt Cờ Thanh ghi SFR và vị trí bit
Bên ngoài 0 IE0 TCON.1
Bên ngoài 1 IE1 TCON.3
Timer 1 TF1 TCON.7

Hình 1.3: Hình dạng cấu tạo của chip DS1307
Các chân của DS1307 được mô tả như sau :
- X1 và X2: là 2 ngõ kết nối với 1 thạch anh 32.768 KHz làm nguồn tạo dao
động cho chip
- V
BAT
: cực dương của một nguồn pin 3V nuôi chip
- GND: chân mass chung cho cả pin 3V và Vcc
- V
CC
: nguồn cho giao diện I2C, thường là 5V và dùng chung với vi điều khiển.
Chú ý : nếu Vcc không được cấp nguồn nhưng V
BAT
được cấp thì DS1307 vẫn đang
hoạt động (nhưng không ghi và đọc được).
- SQW/OUT: Đây là chân tạo ngõ ra xung vuông của DS1307 có 4 chế độ 1Hz,
4.096 HZ, 8.192 Hz, 32.768 Hz các chế độ này đuợc quy định bởi các bit của thanh
ghi Control Register (địa chỉ 0x07).
- SCL và SDA là đường giữ xung nhịp và đường dữ liệu của giao diện I2C .
19
20
1.2.2. Cấu tạo bên trong DS1307
Hình 1.4: Sơ đồ khối bên trong của DS1307
Cấu tạo bên trong DS1307 bao gồm một số thành phần như mạch nguồn, mạch
dao động, mạch điều khiển logic, mạch giao điện I2C, con trỏ địa chỉ và các thanh
ghi (hay RAM). Do đa số các thành phần bên trong DS1307 là thành phần “cứng”
nên chúng ta không có quá nhiều việc khi sử dụng DS1307. Sử dụng DS1307 chủ
yếu là ghi và đọc các thanh ghi của chip này. Vì thế cần hiểu rõ 2 vấn đề cơ bản đó là
cấu trúc các thanh ghi và cách truy xuất các thanh ghi này thông qua giao diện I2C
Như đã trình bày, bộ nhớ DS1307 có tất cả 64 thanh ghi 8−bit được đánh địa chỉ

thị giờ là: 12h và 24h giờ, vì vậy bit thứ 6 được dùng để xác lập hệ thống giờ. Nếu
bit thứ 6 = 0 thì hệ thống 24h được chọn, khi đó 2 bit thứ 5 và thứ 4 dùng mã hóa
chữ số hàng chục của giá trị giờ. Do giá trị lớn nhất của chữ số hàng chục trong
trường hợp này là 2 nên cần 2 bit để mã hóa. Nếu bit thứ 6 = 1 thì hệ thống 12h được
chọn. Với trường hợp này chỉ có 1 bit thứ 4 dùng mã hóa chữ số hàng chục của giờ,
bit thứ 5 chỉ buổi trong ngày (AM hoặc PM). Bit thứ 5 = 0 là AM và bit thứ 5 = 1 là
PM. Bit thứ 7 luôn bằng 0.
Thanh ghi thứ (DAY – ngày trong tuần): nằm ở địa chỉ 0x03h. Thanh ghi DAY
chỉ mang giá trị từ 1 đến 7 tương ứng từ Chủ nhật đến thứ 7 trong 1 tuần. Vì thế, chỉ
có 3 bit thấp trong thanh ghi này có nghĩa. Các bit còn lại luôn bằng 0.
Thanh ghi ngày (DATE – ngày trong tháng): nằm ở địa chỉ 0x04h. Thanh ghi
DATE mang giá trị từ 1 đến 31, chỉ có 5 bit đầu tiên là có nghĩa. Các bit còn lại luôn
bằng 0.
Thanh ghi tháng (MONTH): nằm ở địa chỉ 0x05h. Thanh ghi MONTH mang giá
trị từ 1 đến 12, chỉ có 4 bit đầu tiên là có nghĩa. Các bit còn lại bằng 0.
Thanh ghi năm (YEAR): nằm ở địa chỉ 0x06h. Thanh ghi YEAR mang giá trị từ
0 đến 99. Chip DS1307 chỉ dùng cho 100 năm, nên giá trị năm chỉ có 2 chữ số, phần
đầu của năm do người dùng tự thêm vào.
23
Thanh ghi điều khiển (CONTROL REGISTER): có địa chỉ là 0x07h, thanh ghi
CONTROL REGISTER được dùng để điều khiển tần số xung vuông ở ngõ ra.
SQW/OUT. Giá trị các bít trong thanh ghi CONTROL REGISTER được biểu
diễn như sau:
Bit
7
Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
OU
T
0 0 RQW
E

SDA sẽ được lấy mẫu (sample). Dữ liệu nối tiếp trên đường SDA được lấy
mẫu khi đường SCL ở mức cao trong một chu kỳ giữ nhịp, vì thế đường SDA
không được đổi trạng thái khi SCL ở mức cao (trừ điều kiện START và
STOP). Chân SDA có thể được đổi trạng thái khi SCL ở mức thấp.
 Một giao tiếp I2C gồm có 2 dây: Serial Data (SDA) và Serial Clock (SCL).
SDA là đường truyền dữ liệu theo 2 hướng (từ master đến slave và ngược lại), còn
SCL là đường truyền xung đồng hồ chỉ truyền theo một hướng (từ master
đến slave).
Hình 1.6: Đường truyền dữ liệu của I2C
 Trong một giao diện I2C thì có một thiết bị là chủ (master) và một thiết bị là
tớ (slave). Tại sao lại có sự phân biệt này? Đó là vì trên một giao diện I2C thì
quyền điều khiển thuộc về thiết bị chủ. Thiết bị chủ nắm vai trò tạo xung đồng bộ
cho toàn hệ thống, khi giữa 2 thiết bị chủ/tớ giao tiếp thì thiết bị chủ có nhiệm vụ
tạo ra xung đồng bộ và quản lý đến thiết bị tớ trong suốt quá trình giao tiếp. Thiết
bị chủ giữ vai trò chủ động, còn thiết bị tớ giữ vai trò bị động trong quá trình giao
tiếp.
 Một giao diện I2C có thể hoạt động ở nhiều chế độ khác nhau:
 Một chủ một tớ (one master – one slave)
 Một chủ nhiều tớ (one master – multi slave)
 Nhiều chủ nhiều tớ (Multi master – multi slave)
 Vài điều kiện cần biết khi thiết lập một giao tiếp I2C:
25