GVHD: ThS. GVC. Nguyễn Hứa Duy Khang
Bộ môn Điện Tử Viễn Thông
Khoa Công Nghệ
TRƯỜNG ĐẠI HỌC CẦN THƠ
Nhóm 1:
Nguyễn Thành Luân 1090948
Nguyễn Văn Phúc 1090962
Trà Chí Nguyện 1090954
Báo cáo chuyên đề
Chuyển Mạch Số

Chuyển Mạch Số
Kiến trúc trường chuyển mạch
kênh

Kiến trúc trường chuyển mạch kênh
•
Chuyển mạch kênh tín hiệu số là quá trình
thực hiện trao đổi nội dung thông tin số
trong các khe thời gian của các tuyến PCM
đầu vào tới đầu ra.
•
Theo nguyên tắc hoạt động, kiến trúc trường
chuyển mạch kênh được chia thành hai
dạng:

Trường chuyển mạch không gian S (Space)

Trường chuyển mạch thời gian T (Time)


•
Điểm nối trong ma trận là các phần tử logic không nhớ
(thường là mạch AND).

1. Trường chuyển mạch không
gian số
Khối điều khiển khu vực :
•
Bộ nhớ điều khiển kết nối CMEM.
•
Bộ giải mã địa chỉ DEC.
•
Bộ đếm khe thời gian TS.C.
•
Bộ chọn SEL.

1. Trường chuyển mạch không
gian số
Nguyên tắc hoạt động gồm một số bước
cơ bản:
•
Các tuyến PCM phải được đồng bộ hóa theo tín hiệu
đồng bộ.
•
Đưa tính hiệu đồng bộ vào bộ chọn SEL.
•
Bộ giải mã địa chỉ DEC giải mả tín hiệu điều khiển
cổng kết nối AND.
•
Viêc ngắt các kết nối thông qua bộ nhớ điều khiển

gian nội TSI.
•
Có hai quá trình điều khiển:

Điều khiển đầu vào.

Điều khiển đầu ra.

2. Trường chuyển mạch thời gian số
Cấu tạo gồm hai khối chính:
•
Khối nhớ thoại SMEM (Speech MEMory): Hoạt động
theo nguyên tắc ghi tuần tự
•
Khối điều khiển cục bộ LOC.
Gồm hai thành phần:

CMEM: lưu trữ thông tin điều khiển SMEM, số thứ tự
ô nhớ và nội dung dữ liệu mà CMEM cần trao đổi nội
dung.

TS.C: nhận xung đồng hồ từ hệ thống điều
khiển(SEL1,SEL2) để đồng bộ hoá quá trình ghi và
đọc

2. Trường chuyển mạch thời gian số
Nguyên lý hoạt động:
•
Trước tiên nội dung thông tin của PCM đầu vào sẽ
được ghi tuần tự vào thanh ghi SMEM. Nên thông tin


2. Trường chuyển mạch thời gian số
Tính chất:
•
Gây trễ tín hiệu không vượt quá một khung
PCM (125 µs). Td (max) = (n-1)TS.
•
Tốc độ ghi đọc bộ nhớ lớn gấp 2 lần tốc độ
luồng PCM nên số khe thời gian trong một
khung không vượt quá 1024 do giới hạn của
công nghệ vật liệu điện tử.

3. Trường chuyển mạch ghép TST
•
Hệ thống chuyển mạch số được xem là hệ thống tổn
thất.
•
Hạn chế trong trường chuyển mạch không gian (S)
là hiện tượng tắc nghẽn làm suy giảm chất lượng hệ
thống.
•
Tốc độ xử lý và thời gian trễ làm ảnh hưởng lớn đến
hiệu năng trường chuyển mạch thời gian (T).
•
Vì vậy, để nâng cao hiệu năng của trường chuyển
mạch; trong thực tiễn các trường chuyển mạch
thường được ghép nối đa tầng và phối hợp giữa các
kiểu chuyển mạch (T) và (S).

•

các hệ thống chuyển mạch thương mại.
•
Theo lý thuyết, mô hình TST có hệ số tập trung là 1:1
và đảm bảo nguyên tắc không tắc nghẽn.
•
Trong thực tế, mô hình TST giải quyết bài toán mở
rộng dung lượng và sử dụng cho các kết nối hai
hướng.

3. Trường chuyển mạch ghép TST

3. Trường chuyển mạch ghép TST
Trong hình 2.6, tầng T1 hoạt động theo nguyên tắc
SWRR (điều khiển đầu ra) và T2 hoạt động theo
nguyên tắc RWSR (điều khiển đầu vào).
•
A truyền và nhận thông tin dữ liệu trên TS#05. B
truyền và nhận thông tin trên TS#10.
•
Khe thời gian trung gian giữa T1-S và S-T2 là TS#15.
•
Thông tin điều khiển tại các CMEM tầng T được viết
tắt dưới dạng a[b] trong đó [a: chỉ số ngăn nhớ, b:
nội dung ngăn nhớ.

3. Trường chuyển mạch ghép TST

3. Trường chuyển mạch ghép TST
Nhận xét :
•

3. Trường chuyển mạch ghép TST
•
Hình 2.6 (A*) ta có thể điều khiển được 2 bộ điều khiển
CMEM tại 2 tầng chuyển mạch bằng 1 khối điều khiển
khi sử dụng bộ nhớ đối ngẫu.
•
Hình 2.6 (B*) là trường hợp sử dụng 1 bộ nhớ dùng
chung khi ta chọn chuyển mạch tầng T1 theo nguyên
tắc RWSR và tầng T2 theo nguyên tắc SWRR.
•
Chọn khe thời gian trung gian trong trường chuyển
mạch TST là một khâu quan trọng. Phương pháp tìm
kiếm khe thời gian trung gian rỗi được thực hiện qua
việc xử lý tìm kiếm các cặp bit (bận/rỗi) tại đầu vào tầng
T1 và đầu ra tầng T2.

3. Trường chuyển mạch ghép TST
•
Phương pháp tìm kiếm các cặp bit (bận/rỗi) tại 2 đầu là
phương pháp tìm kiếm kiểu mặt nạ chọn kênh.
•
Các bit trong thanh ghi trạng thái và thanh ghi mặt nạ
thể hiện rõ sự bận/rỗi của các kênh thông qua bản đồ
ánh xạ trạng thái.

3. Trường chuyển mạch ghép TST
•
Thanh ghi trạng thái là sơ đồ ánh xạ trạng thái hiện thời của các
kênh được chọn (bit 1 thể hiện trạng thái rỗi của kênh, bit 0 thể
hiện trạng thái bận của kênh).