BỘ GIÁO DỤC VÀ ĐÀO TẠO
ĐẠI HỌC QUỐC GIA TP.HCM
TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT
KHOA ĐIỆN – ĐIỆN TỬ
BỘ MÔN ĐIỆN TỬ
Đề tài :
Đề tài :
ỨNG DỤNG KIT 8051
ỨNG DỤNG KIT 8051
DÙNG ĐỂ CHUYỂN ĐỔI A/D & D/A
DÙNG ĐỂ CHUYỂN ĐỔI A/D & D/A
Sinh viên thực hiện : NGUYỄN VŨ ANH DUY
Lớp : 95 KĐĐ
Giáo viên hướng dẫn : LÊ THANH ĐẠO
TPHCM, tháng 2-2000
LỜI CẢM ƠN
Để hoàn thành được luận án này, đầu tiên em xin được gửi lời cám ơn
đến Ban Giám Hiệu, các Thầy Cô đặc biệt là Thầy Cô trong bộ môn Điện tử
thuộc Khoa Điện – Điện Tử trường Đại Học Sư Phạm Kỹ Thuật TP.HCM,
đã tận tình chỉ dạy, truyền đạt kiến thức cũng như tạo điều kiện thuận lợi cho
em trong suốt quá trình học tập vừa qua
Em xin chân thành cảm ơn Thầy Lê Thanh Đạo đã quan tâm theo dõi,
tận tình hướng dẫn và động viên em để thực hiện tốt luận án tốt nghiệp này
Ngoài ra em cũng xin gửi lời cảm ơn đến tất cả các bạn bè cùng khóa
và người thân chung quanh đã giúp đỡ về vật chất và tinh thần để em đạt
được thành tích như ngày hôm nay.
MỤC LỤC
PHẦN DẪN NHẬP
PHẦN I : GIỚI THIỆU TỔNG QUÁT
Chương I: Biến đổi tương tự số và số tương tự Trang 1
A. Biến đổi tương tự số 1

I – Lưu đồ giải thuật chương trình 68
II – Chương trình 71
PHẦN III: PHỤ LỤC
PHẦN DẪN NHẬP
I – ĐẶT VẤN ĐỀ:
Vào đầu những năm thập niên 60, kỹ thuật số đã đưa vào ứng dụng trong
thực tế nhưng ở phạm vi nhỏ. Cho đến ngày hôm nay kỹ thuật số đã được phát triển
một cách mạnh mẽ và được ứng dụng vào mọi lãnh vực của cuộc sống. Từ những
chiếc máy vi tính (computer), máy CD, máy VDC, truyền hình số … cho đến các
băng diã CD đã dần dần thay thế các máy và băng từ tín hiệu tương tự (analog) bởi
bộ phân giải rộng, độ chính xác cao và dễ dàng trong quá trình xử lý tín hiệu. Tuy
nhiên trong cuộc sống hằng ngày chúng ta lại thường tiếp xúc với những tín hiệu
tương tự nhiều hơn. vd: Điện thoại, sóng đài truyền hình, dòng điện sinh hoạt, âm
thanh … vì thế phải cần có một sự chuyển đổi từ tín hiệu tương tự (Analog) – số
(Digital) để xử lý dữ liệu, sau đó lại chuyển đổi ngược lại từ số (Digital) – tương tự
(Analog) để đưa vào điều khiển, khống chế thiết bò. Đó là những lý do để em thực
hiện đề tài này.
II – MỤC ĐÍCH YÊU CẦU CỦA ĐỀ TÀI
Có rất nhiều phương pháp để thực thi việc chuyển đổi A/D và D/A
• Sử dụng vi mạch số
• Sử dụng vi xử lý
• Sử dụng vi điều khiển
Với đề tài này em sử dụng vi điều khiển để thực hiện việc chuyển đổi A/D
và D/A
Mục đích: Chuyển đổi tín hiệu Analog – Digital để xử lý, sau đó chuyển đổi
ngược lại từ Digital – Analog để điều khiển, khống chế thiết bò
Yêu cầu: Hiểu rõ về kỹ thuật số, các quá trình chuyển đổi A/D và D/A bên
trong những vi mạch chuyên dụng (IC ADC 0809 và DAC 0808), nắm vững cách sử
dụng kết nối phần cứng và phần mềm của KIT 8051.
III – GIỚI HẠN ĐỀ TÀI

Vin Digital output
Hình 2.1 Quan hệ vào ra các khối ADC
Nếu bộ ADC xuất mã ra gồm n bit thì số mức ra rời rạc là 2
n
. Đối quan hệ
tuyến tính, tần vào được lượng tử hóa theo đúng mức này. Mỗi mức như vậy là một
tín hiệu Analog được phân biệt với hai mã kế tiếp nhau, nó chính là kích thước của
LSB (Least Significant Bit).
FS
Q=LSB=
2
N
Trong đó : Q : Lượng tử
LSB : bit có trọng số thấp nhất
FS : giá trò toàn thang
ADC
Tất cả các giá trò Analog của lượng tử Q được biểu diễn bởi mã số, mà mã
này tương ứng với giá trò trung bình của lượng tử (có thể hiểu là giữa khoảng LSB)
gọi là mức ngưỡng. Các giá trò Analog nằm trong khoảng từ mức ngưỡng sai biệt đi
± ½ LSB vẫn được thể hiện bằng cùng một mãù, đó là sai số lượng tử hóa. Sai số
này có thể sẽ giảm đi bằng cách tăng số bit trong mã ra bộ ADC.
2 – Độ phân giải:
Là giá trò biến đổi nhỏ nhất của tín hiệu vào ra được yêu cầu để thay đổi mã
lên một mức. Độ phân giải được đưa ra với giả thiết lý tưởng.
3 – Độ chính xác:
Sự sai biệt giữa các giá trò điện áp tín hiệu vào so với giá trò FS tương đương
với mã xuất ra. Thường có ghi trong đặc tính của các bộ ADC thương mại.
4 – ADC:
Tùy theo công nghệ chế tạo mà bộ ADC có đầu vào đơn cực hay lưỡng cực,
đa số nằm trong khoảng 0…5V hoặc 0…10V đối với đơn cực và -5…+5V hoặc –10V…

Clock đưa vào ADC sẽ thực hiện được một bước biến đổi, sau một bước nhất đònh
tùy theo bộ ADC, thì quá trình biến đổi hoàn thành. Khi biến đổi xong, AD sẽ nâng
đường EOC lên mức cao, tín hiệu này có thể dùng để kích một ngắt cứng của máy
tính (nếu dùng giao tiếp với máy tính). Để đọc được dữ liệu đầu ra của bộ ADC thì
phải nâng đường OE (Output Enable) của ADC lên mức cao, sau khi đọc xong thì
lại trả đường này về mức thấp.
ADC
II – CÁC KỸ THUẬT AD:
1 – ADC có Vr dạng nấc thang:
Analog Vht Vref
input Vi Reference
Comparateur
Digital output
Hình 2.4 Sơ đồ khối AD có Vr dạng nấc thang
Counter: Bộ đếm tạo đầu ra cho bộ ADC bằng hoặc lớn hơn giá trò vào Vi.
Nó được reset tại mọi thời điểm bắt đầu thực hiện AD và đếm dần lên sau mỗi
xung Clock. Cứ mỗi lần đếm bộ DAC lại nâng lên mỗi nấc thang (1 LSB). Bộ so
sánh sẽ dùng bộ đếm lại khi điện áp DAC (áp hồi tiếp) đạt tới giá trò vào Vi.
Nhược điểm của phương pháp này là Tc (thời gian chuyển đổi) theo mức tín
hiệu vào và đôi khi rất lâu. Tc=2ⁿ x T
clock
đối với bộ DAC n bit khi biến đổi một
tín hiệu vào ở mức FS (Full Scale).
Một cải tiến của phương này là “tracking” hay “servo” sử dụng bộ đếm
thuận nghòch cho phép DAC đưa tín hiệu vào liên tục. Bằng sự khống chế bộ đếm
từ bên ngoài tại một điểm nhất đònh ta dùng bộ DAC kiểu tracking như một bộ S &
H (Sample and Hold).
2 – ADC thăng bằng liên tục:
Sơ đồ khối giống như phương pháp trước, nhưng bộ đếm là bộ đếm thuận
nghòch.

quét (sai số độ dốc càng nhỏ, độ chính xác càng cao), tín hiệu phụ thuộc vào tần số
của từng xung.
Phương pháp này có tốc độ hoạt động cao hơn các phương pháp ban đầu, và
độ chính xác cũng cao hơn do không cần sử dụng bộ biến đổi DA.
4 – ADC xấp xỉ liên tiếp:
Analog
Input Vi
Comparateur
Vref
Reference
Digital output
Hình 2.8 ADC xấp xỉ liên tiếp
Phương pháp này được dùng trong kỹ thuật biến đổi AD tốc độ cao – trung
bình. Nó cũng dùng một bộ DAC bên trong để tạo ra một điện áp bằng mức vào và
của tín hiệu sau đúng bằng n chu kỳ xung Clock cho trường hợp ADC n bit.
Phương pháp này cho phép rút ngắn Tc rất nhiều và không phụ thuộc vào tín
hiệu vào Vi. Kỹ thuật này phụ thuộc vào sự xấp xỉ tín hiệu vào với mã nhò phân,
SARClock DAC
sau đó thay đổi các bit trong mã này một cách liên tiếp cho đến khi đạt được mã
gần đúng nhất. Tại mỗi bước của quá trình này, giá trò xấp xỉ của mã nhò phân thu
được sẽ được lưu vào SAR (Successive Approximate Register). Việc biến đổi luôn
được bắt đầu tại MSB (Most Significant Bit) của SAR khi đó được bật lên. Bộ so
sánh sẽ so sánh đầu ra của ADC với Vi và ra lệnh cho bộ điều khiển ngắt MSB nếu
như giá trò ban đầu này vượt quá đầu vào AD. Trong chu kỳ xung Clock kế tiếp,
MSB lại được phát trở lại. Một lần nữa bộ so sánh sẽ quyết đònh lấy hay bỏ MSB
này. Sự biến đổi này sẽ tiến dần đến sự đúng nhất so với tín hiệu vào xuất dữ liệu
này ra.
DAC output
100
MSB LSB

1
= t
2
x V
2
⇒ t
2
= V
1
= x
t
1
V
2
Tỉ số x cũng chính là tỉ số mà mã nhò phân của bộ đếm lớn nhất ⇒ giá trò
đếm được vào cuối t
2
cũng là giá trò xuất ra. Kỹ thuật này có một số ưu điểm, nhất
là chất lượng khử ồn. Tín hiệu vào được tích phân qua một chu kỳ, do đó bất kỳ
mức ồn nào cũng có tần số là bội số của
1
/t
1
đều bò loại.
Analog reference

+
Vr -
- +
Vi

và ổn đònh).
7 – ADC song song:
Vr Vi
R
Digital output
R
R
2 2
n-1
Comparator
Hình 2.14 Sơ đồ khối AD song song
Được dùng trong kỹ thuật cần biến đổi AD tốc độ cao, như kỹ thuật Video,
kỹ thuật Radar, dao động ký số. Trong kỹ thuật này tín hiệu vào được so sánh ngay
lập tức với tất cả các mức ngưỡng bằng cách dùng nhiều bộ so sánh. Việc lượng tử
hóa do vậy thực hiện hoàn tất trong cùng một lúc. Bộ giải mã nhanh lập tức đổi các
tín hiệu so sánh được tới đầu ra.
ADC dùng phương pháp này có tần số lấy nẫu phụ thuộc vào tốc độ (thời
gian trễ) của các bộ so sánh. Thông thøng vi mạch so sánh có thời gian trễ trong
khoảng 10-12ns, vì vậy trên lý thuyết, tần số lấy mẫu của ADC có độ phân giải 8
Bits cần tới 2
8
– 1=255 bộ so sánh, do vậy kích thước vi mạch sẽ rất lớn.
Encode
r
III – GIAO TIẾP PHẦN MỀM:
Dữ liệu truyền giữa ADC và vi xử lý có thể tổ chức trong phần mềm theo 3
cách:
1 – Memory – Mapped – Transfers (Truyền theo bản đồ nhớ):
Trong bản đồ bộ nhớ, ADC được chỉ đònh trong một vùng bộ nhớ thực sự
chưa sử dụng. Bên cạnh việc sử dụng tối đa bộ nhớ, ta có dùng phần cứng giải mã

trực tiếp và việc giải mã đòa chỉ là không cần thiết.
2 – Mô hình dữ liệu nối tiếp :
Dùng trong việc truyền dữ liệu đi xa. Truyền đồng bộ nối tiếp dùng cho
tuyến phục vụ hay tuyến điện thoại. Thiết bò gọi là UART (truyền nhận không
hoàn toàn đồng bộ). UART nhận và truyền dữ liệu dạng tuần tự nhưng giao tiếp
với µP dạng song song.
B – BIẾN ĐỔI TƯƠNG TỰ SỐ (DAC) :
Biến đổi DA thường là giai đoạn cuối của một hệ thống xử lý số: Sau khi tín
hiệu tương tự ở đầu vào được mạch ADC biến đổi sang dạng số, nó được xử lý, lưu
trữ dưới dạng số bởi hệ xử lý trung tâm rồi kết quả xử lý sẽ được đưa đến mạch
DAC để xuất ra dữ liệu dạng tương tự. Mạch DAC nhận ở đầu vào một giá trò số
nhò phân tự nhiên và xuất ra ở ngõ ra một điện áp dạng tương tự có giá trò tỉ lệ với
giá trò ngõ vào.
I – TỔNG QUÁT:
1 – Quan hệ vào ra:
Vref
V
0
(I
0
)
DAC
Digital input
Hình 2.15 Quan hệ vào ra bộ DAC
Biến đổi DA có tính chất tỉ lệ. Tín hiệu vào Digital N được biến đổi thành
một điện áp (hoặc dòng điện) có giá trò Q (phụ thuộc vào tín hiệu tham chiếu Vref)
bằng cách so sánh giá trò ở đầu vào với giá trò đầy thang của đầu vào. Bất kỳ một
sai số tín hiệu Vref nào cũng sẽ dẫn tới sai số mức ra, vì vậy người ta cố gắng cho
Vref càng ổn đònh càng tốt.
Thông thường, ở các bộ biến đổi DAC thương mại, ngõ ra sẽ xuất hiện dòng

bằng tần số lấy mẫu.
3 – Sử dụng ngắt đồng hồ:
Ta biết rằng trong hệ thống của máy tính có ngắt số 8 là một ngắt có kích
hoạt đònh kỳ theo thời gian, gọi là ngắt đồng hồ, chu kỳ kích ngắt có thể có thể
thay đổi được bằng cách lập trình cho bộ đònh thì 8253. Lợi dụng ngắt có sẵn này,
ta có cài thêm một chương trình phục vụ ngắt của máy rồi lập trình cho bộ 8253 để
tạo ra một tần số kích ngắt theo mong muốn.
Chương II
GIAO TIẾP NGOẠI VI 8255A
GIAO TIẾP NGOẠI VI 8255A
PPI 8255A (PROGRAMABLE PARALLEL INTERFACE)
I – TỔNG QUÁT:
1 – Bộ đệm truyền dữ liệu:
Bộ đệm 8 Bits, 2 chiều, 3 trạng thái dùng để giao tiếp 8255 với CPU.
Dữ kiện được phát hay nhận bởi bộ đệm khi thực hiện lệnh IN, OUT bởi
CPU.
Các từ điều khiển cũng truyền qua dữ kiện.
I/O
PA0-DA7
I/O
PC4-PC7
I/O
PC0-PO3
I/O
PB0-PB7
Hình 3.1 Cấu trúc khối của 8255
2 – Phần kiểm soát đọc ghi:
Chức năng của khối này là kiểm soát tất cả các sự truyền đạt bên trong và
bên ngoài của từ điều khiển và dữ kiện. Nó nhận ngõ vào từ tuyến đòa chỉ và sự
điều khiển của CPU, phát ra các lệnh cần thiết cho cả hai nhóm A và B.

RESET: =1 xóa các thanh ghi bên trong gồm thanh ghi điều khiển và các
cửa A, B, C ở mode nhận.
3 – Điều khiển nhóm A và B:
Cấu hình hoạt động của mỗi nhóm được lập trình bởi phần mềm, chủ yếu là
CPU xuất phát từ điều khiển đến 8255. Từ điều khiển gồm các thông tin như chế
độ (mode), bit set, bit reset, v.v … sẽ khởi động cấu hình hoạt động của 8255. Thanh
ghi từ điều khiển chỉ có thể viết vào mà không đọc ra.
4 – Các cửa A, B, C:
8255 gồm 3 cửa A, B và C. Mỗi cửa gồm 8 bits. Các cửa này có thể được lập
trình bởi phần mềm để có thể hoạt động ở chế độ thích hợp.
Cửa A: gồm bộ đệm, cài ngõ ra 8 bits và cài ngõ vào 8 bits.
Cửa B: gồm bộ đệm, cài ngõ ra 8 bits và cài ngõ vào 8 bits.
Cửa C: đệm và cài ngõ ra 8 bits và đệm 8 bits ngõ vào (không cài).
Cửa C có thể chia làm 2 phần, mỗi phần 4 bits cho điều khiển mode.
Mỗi phần được dùng kết hợp với cửa A hay B tạo nên các tín hiệu điều
khiển.
II – MÔ TẢ CHI TIẾT:
1 – Chọn chế độ (Mode):
Có 3 chế độ hoạt động cơ bản thích hợp cho phần mềm:
Mode 0 : Vào/ra cơ bản
Mode 1 : Vào/ra “bắt tay” (chỉ cho phép 1 trong chiều)
Mode 2 : Truyền dữ kiện hai chiều
Khi RESET, tất cả các cửa được thiết lập ở chế độ nhập (input), tức là cả 24
đường đều ở 3 trạng thái. Sau khi RESET 8255 có thể duy trì ở chế độ nhập mà
không cần khởi động gì thêm. Trong khi thực hiện chương trình hệ thống, có thể
chọn bất kỳ mode nào bằng cách xuất đến 8255 từ điều khiển. Điều này cho phép
chỉ cần một 8255 mà có thể phục vụ nhiều kiểu thiết bò ngoại vi.
Các chế độ cửa A và B có thể đònh nghóa riêng biệt. Còn của C được chia
làm hai phần cho hai nhóm tùy yêu cầu đònh nghóa chế độ cửa A và B. Ta có từ
điều khiển cho 8255 như sau: (trang sau).

00001111
01234567
Hình 3.3
Mỗi lần xuất ra một từ điều khiển đến 8255 với D7 = 0, chỉ tác động đến 1
bit của cửa C (được chọn bởi Bit select).
3 – Chức năng kiểm soát ngắt quãng:
Khi 8255 được lập trình ở mode 1 hay 2, các tín hiệu điều khiển được cung
cấp có thể được dùng để yêu cầu ngắt quãng CPU. Tín hiệu yêu cầu ngắt quãng
phát ra từ cửa C có thể bò cấm hay cho phép bằng cách set hay reset flip-flop INTE
tương ứng, dùng chức năng set/reset bit của cửa C.
Chức năng này cho phép CPU cấm hay cho phép các thiết bò I/O đã xác đònh
ngắt quãng CPU mà không làm ảnh hưởng các thiết bò khác trong cấu trúc ngắt
quãng.
III – CHẾ ĐỘ HOẠT ĐỘNG:
1 – Mode 0 (Vào/ra cơ bản)
Không có “bắt tay”, dữ kiện được ghi và đọc một cách dơn giản đến phức
tạp hay từ 1 cửa đã chỉ ra. Các đặc tính cơ bản ở mode 0:
• 2 cửa 8 bits và 2 cửa 4 bits
• Bất kỳ cửa nào cũng có thể là ra hay vào
• Ngõ ra được cài
• Ngõ vào không cài
• Cho phép 16 dạng vào / ra ở mode
Ví dụ : Từ điều khiển 83h xáx đònh cửa A ra, B vào.
Phần cao của C : ra, phần thấp của C : vào.
2 – Mode 1 (Vào/ra có bắt tay):
Ở mode 1, cửa A và B dùng những đường ở cửa C để phát hay nhận các tín
hiệu bắt tay.
Đònh nghóa các tín hiệu bắt tay cho phần nhập:
• STB (Strobe Input): mức thấp ở ngõ vào này nạp dữ liệu vào 8255.
• IBF (Input Buffer Full): ngõ ra =1 để thông báo dữ kiện đã được nạp vào mạch