TÝnh to¸n m¹ch ®iÖn tö
LỜI NÓI ĐẦU
Với những ưu điểm hơn hẳn của tín hiệu số so với tín hiệu tương tự như
khả năng chống sai số(lỗi), sửa sai số hiệu quả, khả năng tích hợp lớn của các
thiết bị nên xu hướng số hoá ngày càng phát triển mạnh mẽ.
Ngày này trong các mạng viễn thông đang tồn tại song song cả hai hệ
thống tương tự và hệ thống số, do đó cần phải có quá trình biến đổi tín hiệu
tương tự sang số và ngược lại số – tương tự. Các quá trình đó được thực hiện bởi
các bộ biến đổi tương tự – số(ADC Analog to Digital Converter) và bộ biến đổi
số – tương tự(DAC Digital to Analog Converter).
Bài tiểu luận này trình bày ngắn gọn các bộ biến đổi tín hiệu tương tự
sang số, và một số loại sai số thường xảy ra trong quá trình biến đổi đó cùng với
phương pháp kiểm tra.
1. Giới thiệu.
1
TÝnh to¸n m¹ch ®iÖn tö
Các bộ biến đổi tương tự- số, thường nó tới là A/D (ADC) có vai trò ngày
càng quan trọng trong việc trang bị máy đo trong những năm qua. Có khi chức
năng quan trọng của máy đo cơ bản như là vôn mét số, bây giờ ADC năm trong
trung tâm nhiều dụng cụ phức tạp như ôxylô và bộ phân tích phổ. Trong nhiều
trường hợp đặc tính bên ngoài của dụng cụ bị hạn chế bởi chỉ tiêu chất lượng
bên trong bộ biến đổi A/D. Càng có sự quan trọng của ADC đối với máy đo đã
được thực hiện bởi cộng nghệ mạch tổ hợp (IC) chỉ tiêu chất lượng cao. Nó cho
phép bộ biến đổi tốc độ cao và độ phân giải cao hơn được thiết kế, sản xuất và
bán với giá phù hợp. Công nghệ IC tiên tiến quan trọng ngang bằng cho phép bộ
vi xử lý khả năng xử lý tín hiệu số nhanh mà cần thiết trong việc cung cấp sự
thay đổi giá thấp từ dữ liệu gốc tạo ra bởi ADC đến kết quả máy đo.
Chức năng cơ bản của bộ biến đổi A/D là biến đổi giá trị tương tự ( điển
hình biểu diễn bởi điện áp) thành các bít nhị phân mà cho phép tính xấp xỉ” tốt”
đối với giá trị tương tự . Về quan niệm nhận thức ( Nếu khong nói về vật lý
học), sự xử lý nay có thể được xem như là tạo ra tỷ số giữa tín hiệu điện áp vào

biến đổi có tính cách thương mại. Trong các trường hợp nó được bên ngoài cung
cấp. Còn trường hợp khác điện áp tham chiếu cần phải đạt tới dải đâu vào trong
phạm vi đây đủ của bộ biến đổi.
2. Bộ biến đổi tương tự – số tích phân (Integrating Analog-to-
Digital Converters).
Bộ biến đổi ADC tích hợp được dùng khi yêu cầu độ phân giải rất cao tại
tốc độ lấy mẫu tương đối thấp. Nó làm chức năng bằng cách tích hợp (lấy trung
bình) tín hiệu đầu vào qua chu kỳ thời gian được chọn và vì thế thường sử dụng
cho công tác đo các điện áp DC. Sự lấy trung bình có hiệu ứng của suy giảm
nhiễu ở đầu vào. Nếu thời gian trung bình được chọn làm một hoặc nhiều chu kỳ
đường dây điện lực(power line cycles), giao diện đường dây điện lực được loại
bỏ từ phép đo.
Nó được ứng dụng rọng rãi ở trong vôn mét số, mà nó lợi dụng độ phân
giải tiếp sóng (receptional), tuyến tính, tính ổn định, và cách loại trừ nhiễu của
Cấu trúc tích phân.
2.1.Cấu trúc hai sườn dốc(Dual Slope Architecture).
2
TÝnh to¸n m¹ch ®iÖn tö
Phương pháp hai sườn dốc có lẽ được sử dụng kiến trúc A/D tích phân
một cách rộng rãi nhất (hình 1). Có hai nửa chu kỳ, dựa vào đây có sườn dốclên
và sườn dốcxuống. Tín hiệu vào được tích hợp trong thời gian sườn dốclên đối
với thời gian ấn định. Sau đó tham chiếu của tín hiệu ngược được tích hợp trong
thời gian sườn dốc xuống để biến đổi đầu vào bộ tích phân thành zero. Thời gian
cần thiết cho sườn dốc xuống tỷ lệ với trị số đầu vào và là đầu ra của ADC.
Về mặt toán học, chu trình sườn dốclên có thể được trình bảy như sau:
RC
VT
V
inup
p

giá trị tham khảo, biểu thức 2 và 3 và giải ra T
dn
, đầu ra của ADC:
ref
inup
dn
V
VT
T
−=
(4)
Chú ý ở đây là V
in
và V
ref
luôn luôn là tín hiệu ngược (Để đảm bảo sự biến
đổi thành zero trong bộ tích phân), và do đó T
dn
luôn luôn là dương.
3
V
out

V
p
V
in
tích phân
V
ref

dn
V
NN
N
−=
(5)
Trong đó N
up
là số chu kỳ đồng hồ đã được ấn định dùng trong sườn
dốclên và N
dn
là số chu kỳ đồng hồ yêu cầu để biến đổi đầu ra bộ tích phân thành
0.
Các nguồn sai số điện thế.
Rõ ràng từ biểu thức (5) thấy rằng N
dn
, đầu ra bằng số của ADC, chỉ phụ
thuộc vào đầu vào, giá trị tham chiếu, và giá trị không biết trước N
np,
, sai số
trong V
ref
sẽ ảnh hưởng tới độ chính xác hệ số khuếch đại của ADC, nhưng đó là
ẩn(implicit) trong những bộ biến đổi.
Sai số bù có thể xuất hiện nếu điện áp tại điểm bắt đầu của sườn dốclên
khác với điện áp tại điểm cuối của sườn dốcxuống. Nếu bộ so sánh đơn trên đầu
ra của bộ tích phân được dùng để xác định thời gian đảo (crossing) 0 trong cả
hai đường dốc, sự bù của nó sẽ không quan trọng. Dù thế nào thì sai số bù có thể
xẩy ra vì vai trò loại trừ (charge infection) từ công tắc để chọn đầu vào và tham
chiếu. Trong ứng dụng vôn mét có độ chính xác rất cao, sự bù này thường được

ts
. Dựa trên biểu thức (5).
ref
tsup
V
NN
N
−=
max
(6)
4
TÝnh to¸n m¹ch ®iÖn tö
Để cải thiện độ phân giải, N
max
phải được tăng lên. Việc đó có thể làm
được bằng cách tăng N
up
, có giá trị hiệu ứng thời gian tăng tuyến tính yêu cầu
cho cả hai sườn dốclên và xuống. Hoặc V
ref
phải giảm, do đó thời gian sườn dốc
lên là hằng số thời gain sườn dốc xuống tăng tuyến tính. Mặt khác, độ phân giải
tăng yêu cầu sự tăng tuyến tính trong số chu kỳ đồng hồ của sự biến đổi. Giả sử
giới hạn thực tiễn ở chu kỳ đồng hồ tối thiểu, độ phân giải tăng tại mức tốn kém
trực tiếp của thời gian biến đổi. Vấn đề này có ý nghĩa quan trọng có thể được
làm dịu bớt bằng cách sử dụng cấu trúc đa sườn dốc.
2.2. Cấu trúc đa sườn dốc (Multislope Architecture).
Sơ đồ khối của ADC nhiều sườn dốcđiển hình cho trong hình(3). Nó khác
biệt từ phương pháp hai sườn dốc mà có các điện trở tích hợp lên và xuống riêng
biệt, và hơn nữa có giá trị bội số cho các điện trở tích hợp sườn dốc xuống.

R
dn
10 R
dn
100R
dn
V
in
+
-
V
ref
+
-
V
ref

+
-
V
ref

C
TÝnh to¸n m¹ch ®iÖn tö
hơn. Số đếm (counts) tích luỹ trong pha của sườn dốcxuống này được chấp nhận
10 lần thấp hơn.
Một lượng không xác định của sườn dốc xuống này có thể được ứng dụng
liên tiếp, mỗi một ứng dụng này thêm (trong ví dụng này) một chục đối với độ
phân giải nhưng tạo số phần trăm rất nhỏ đối với toàn bộ thời gian biến đổi.
Phương pháp đa sườn dốc(Multislope) có thể được thực hiện với một chục bước

out
V
p
V
in
/R
up
tích hợp
V
ref
/R
dn
tích hợp
V
ref
/10R
dn
V
ref
/100R
dn

thời gian

T
up
T
dn1
T
dn2

ADCs).
7
E
N
C
O
D
E
R
V
ref
V
in
Đồng hồ
Dữ liệu ra
Bộ so sánh
Mã nhiệt
kế
Mã 1 of N
TÝnh to¸n m¹ch ®iÖn tö
Nếu không dùng mạch giữ và lấy mẫu thì trong những phạm vi nào đó sai
số động có thể gây tổn hại tới cấu trúc A/D tức thời và biến thức của nó. Sai số
động được định nghĩa ở đây như là kết quả khi tín hiệu đầu vào có tần số cao
được ứng dụng cho ADC. Sai số động phổ biến là do ADC có điện dung đầu vào
phi tuyến lớn(voltage-dependent). Điện dungnày có tính phi tuyến khi nó gồm
có phân lớn tiếp giáp bán dẫn. Khi điện dung đầu vào này được truyền từ nguồn
trở kháng xác định, méo có thể xảy ra tại tần số cao.
Các loại sai số động khác xảy ra nếu đầu vào và tín hiệu đồng hồ không
được phân phối một cách tức thời tới tất cả các bộ so sánh trong ADC. Dù trong
ứng dụng đơn khối, sự tách biệt về vất lý của bộ so sánh có thể đủ lớn để gây

Hình 6: Mã nhiệt kế từ bộ so sánh được biến đổi thành mã 1 of N dùng cổng
logic.
3.3. Mạch giữ và lấy mẫu.
Các mạch giữ và lấy mẫu loại trừ sai số động từ ADC song song bằng
cách đảm bảo rằng tín hiệu đầu vào bộ so sánh không bị thay đổi khi đồng hồ bộ
so sánh xuất hiện. Mô hình quan niệm lấy mẫu và giữ điều khiển ADC được cho
trong hình (7). Khi chuyển mạch được đóng, điện áp trên toàn bộ tụ bám theo tín
hiệu đầu vào. Khi chuyển mạch mở, tụ điện giữ giá trị đầu vào lúc đó. Giá trị
này được ứng dụng vào đầu vào ADC qua bộ khuếch đại, và sau khi thích ứng
giá trị ổn định có thể có của bộ so sánh. Duy nhất sau đó là bộ so sánh được lấy
thời gian(clocked), loại trừ vấn đề về sự phân phối tín hiệu dựa vào ở trên và tất
cả các sai số động khác liên quan với bộ so sánh.
Thực ra, có sự hạn chế đối với chỉ tiêu chất lượng động của mạch giữ và
cùng với mạch lấy mẫu. Đối với phạm vi mà nó có điện dung đầu vào phi tuyến,
cùng một méo có tần số cao đã đề cập ở trên sẽ xuất hiện. Dù thế nào thì một
cách điển hình hiệu ứng này sẽ bị giảm nhiều hơn, khi một cách điển hình điện
dùng đầu vào của mạch giữ và lấy mẫu thấp hơn nhiều so với bộ biến đổi song
song. Bài toán động của mạch giữ và lấy mẫu thường thấy khác là méo khẩu độ
(perture distortion). Nó dựa vào méo được đưa tới bởi thời gian cắt không zero
của mạch lấy mẫu trong hệ thống. Nó có thể đưa vào méo khi lấy mẫu tín hiệu
tần số cao, khi điểm lấy mẫu hiện dụng trên tín hiệu có thể là một hàm tốc độ tín
hiệu của sự thay đổi (tốc độ nhảy dòng in) và hướng. Với nguyên nhân này, phải
quan tâm nhiều tới việc thiết kế chuyển mạch sử dụng trong mạch giữ và lấy
mẫu.
Hình 7: Mạch giữ và lấy mẫu điều khiển ADC song song.
9
X1
Amp
X1
Amp

Bộ lấy mẫu dùng cầu diode thường được xây dựng từ diode Shottky mà nó
tận dụng phụ tải không lưu trữ. Chúng có thể bị tắt nhanh chóng, tạo ra méo
khẩu độ. Mạch giữ và lấy mẫu có chỉ tiêu chất lượng rất cao đã được xây dựng
bằng cách dùng phương pháp này.
3.4. ADC ghép xen (Interleaving ADCs) .
Không đề ý tới tốc độ lấy mẫu của bộ biến đổi hiện có của A/D, tốc độ lấy
mẫu cao hơn thường được yêu cầu. Nó đặc biệt đúng trong ứng dụng Ôxylô thời
gian thực (real time) nơi mà độ rộng băng tần có thể biết được tỷ lệ trực tiếp tới
tốc độ lấy mẫu. Để nhận được tốc độ lấy mẫu cao hơn, mảng bộ biến đổi thường
phải được xen lẫn nhau. Ví dụ, bốn bộ biến đổi 1 GHz, điều khiển bởi một tín
hiệu đầu vào đơn, có thể hoạt động với đồng hồ của chúng cách nhau tại thời
gian 90
0
. Nó tạo ra tốc độ lấy mẫu đầu vào tập hợp 4 GHz, nâng lên độ rộng
băng có thể biết được từ giá trị điển hình 250 MHz tới 1 GHz ( thực ra để nhận
được độ rộng băng 1 GHz thì mạch lấy mẫu trong ADC phải có độ rộng băng 1
GHz).
10
D1 D2
D3 D4
D6
D5
V oà
Ra
TÝnh to¸n m¹ch ®iÖn tö
Nhưng sự xen lẫn thường đưa ra sai số do sự không thích ứng trong đặc
tính riêng ADC. Sai số tăng ích và sai số bù trong ADC đơn không bị xen lẫn có
thể sản ra một cách tương đối sai số vô hại (innocuous errors) mà không quan
trọng đối với ứng dụng. Trong hệ thống xen lẫn, khắc biệt nhau trong sai số tăng
ích và dịch chuyển của riêng ADC có thể chuyển đổi tới thành phần tần số giả

1
2
4
1
Thời gian lấy mẫu mong
muốn
Thời gian lấy mẫu
hiện tại