BỘ GIÁO DỤC
VÀ ĐÀO TẠO

VIỆN HÀN LÂM KHOA HỌC
VÀ CÔNG NGHỆ VIỆT NAM

HỌC VIỆN KHOA HỌC VÀ CÔNG NGHỆ
-----------------------------

Nguyễn Văn Hào

NGHIÊN CỨU ẢNH HƯỞNG CỦA ĐỘ DÀY THÂN LINH KIỆN
TỚI ĐẶC TÍNH ĐIỆN CỦA TRANSISTOR HIỆU ỨNG
TRƯỜNG XUN HẦM CĨ CẤU TRÚC LƯỠNG CỔNG

LUẬN VĂN THẠC SĨ VẬT LÝ

Khánh Hòa – 2020


BỘ GIÁO DỤC
VÀ ĐÀO TẠO

VIỆN HÀN LÂM KHOA HỌC
VÀ CÔNG NGHỆ VIỆT NAM

HỌC VIỆN KHOA HỌC VÀ CÔNG NGHỆ
-----------------------------

Nguyễn Văn Hào


Em xin bày tỏ lòng biết ơn chân thành và sâu sắc đến thầy PGS.TS.
Nguyễn Đăng Chiến đã trực tiếp hướng dẫn luận văn của em. Thầy đã tận tình
hướng dẫn, giúp đỡ và động viên em trong suốt quá trình nghiên cứu. Sự hiểu
biết sâu rộng về khoa học cũng như kinh nghiệm của thầy chính là tiền đề
giúp em hoàn thành luận văn tốt nghiệp này một cách tốt nhất.
Em xin gửi lời biết ơn sâu sắc đến gia đình, bè bạn và đồng nghiệp đã
giúp đỡ em rất nhiều trong suốt quá trình học tập và thực hiện luận văn.
Cảm ơn các bạn học viên lớp cao học Vật lý kỹ thuật PHY18 Nha
Trang đã cùng trao đổi, học tập những kiến thức và kinh nghiệm quý báu
trong suốt thời gian qua.
Khánh Hòa, tháng 7 năm 2020
Tác giả

Nguyễn Văn Hào


Bảng danh mục chữ viết tắt
Chữ viết tắt
BTBT
CMOS
DG-TFET

Tiếng Anh
Band-to-Band Tunneling
Complementary MetalOxide-Semiconductor

Tiếng Việt
Xuyên hầm qua vùng cấm
Công nghệ MOS


Mạch tích hợp

Lg

Channel Length

Chiều dài kênh

Metal-Oxide-Semiconductor
Field-Effect Transistor

Transistor hiệu ứng trường
kim loại-ôxit-bán dẫn

Partially Depleted SOI

Cấu trúc SOI suy giảm
một phần

QCE

Quantized confinement effect

Hiệu ứng giam giữ lượng
tử

SCE

Short-Channel Effect



Body thickness

Độ dày thân

TFET

Tunel Field-Effect Transistor

Transistor hiệu ứng trường
xuyên hầm

UGD

Unifrom Gate-Dielectric

Điện môi cực cổng đồng
chất

VDD

Power Supply Voltage

Điện áp nguồn cấp

Vgs

Gate-to-Source Voltage

Hiệu điện thế cổng nguồn

Hình 2.1. Hố thế hữu hạn một chiều ........................................................... 23
Hình 2.2. Sơ đồ năng lượng xuyên hầm qua vùng cấm của các electron hóa trị
sang vùng dẫn của chuyển tiếp p-i-n phân cực ngược trong mô hình điện
trường đều ................................................................................................... 26
Hình 2.3. Sơ đồ năng lượng điện tử gần mức Fermi của bán dẫn có (a) vùng
cấm trực tiếp và (b) bán dẫn có vùng cấm gián tiếp ..................................... 27
Hình 2.4. Thiết lập vấn đề đường hầm chung cho hàng rào tiềm năng hình
chữ nhật ....................................................................................................... 29
Hình 2.5. Hình dạng rào cản tiềm năng tùy ý V(x)....................................... 30
Hình 3.1. (a) Cấu trúc cơ bản của DG-TFET và (b) Đặc tính dịng-thế của Si
DG-TFET .................................................................................................... 45
Hình 3.2. Giản đồ năng lượng ở trạng thái tắt và mở của Si DG-TFET… .... 46
Hình 3.3. Đặc tính dịng-thế với các giá trị chiều dài kênh khác nhau của cấu
trúc TFETs (a) đơn cổng và (b) lưỡng cổng .................................................. 47


Hình 3.4. (a) Giản đồ năng lượng ở trạng thái tắt của cấu trúc Si TFET đơn
cổng và lưỡng cổng, (b) Tốc độ BTBT của cấu trúc Si TFET đơn cổng và
lưỡng cổng .................................................................................................. 48
Hình 3.5. Đặc tính dịng-thế của SG và DG-TFET với độ dày thân khác nhau
……………………………………………………………………………….50
Hình 3.6. Sự phụ thuộc của dòng mở và mật độ dòng mở vào độ dày thân của
Si DG-TFET................................................................................................. 51
Hình 3.7. (a) Sự phụ thuộc của điện thế khởi động và (b) độ rộng xuyên hầm
vào độ dày thân của Si DG-TFET…………………………………………...52
Hình 3.8. (a) Phác thảo vùng năng lượng theo phương thẳng đứng và (b) ảnh
hưởng của vùng cấm hiệu dụng vào độ dày thân của Si DG-TFET............... 54
Hình 3.9. Sự phụ thuộc của dòng mở và mật độ dòng mở vào độ dày thân của
DG-TFET. .................................................................................................... 55
Hình 3.10 . (a) Sự phụ thuộc của độ rộng rào cản xuyên hầm vào độ dày thân

MỞ ĐẦU ....................................................................................................... 3
CHƯƠNG 1: TỔNG QUAN TÀI LIỆU ...................................................... 5
1.1. SỰ PHÁT TRIỂN VỀ CẤU TRÚC CỦA TRANSISTOR ....................... 5
1.2. SƠ LƯỢC VỀ MOSFET ....................................................................... 10
1.3. TẠI SAO PHẢI LÀ TRANSISTOR HIỆU ỨNG TRƯỜNG XUYÊN
HẦM ........................................................................................................... 15
CHƯƠNG 2: LÝ THUYẾT VÀ PHƯƠNG PHÁP MÔ PHỎNG ............ 22
2.1. BÀI TOÁN CHUYỂN ĐỘNG CỦA HẠT TRONG HỐ THẾ HỮU
HẠN............................................................................................................. 22
2.2. LÝ THUYẾT XUYÊN HẦM QUA VÙNG CẤM ................................ 25
2.2.1. Cơ chế xuyên hầm qua vùng cấm ............................................... 25
2.2.2. Mơ hình bán cổ điển WKB.......................................................... 29
2.2.3. Mơ hình xuyên hầm hai kênh của Kane ..................................... 32
2.3. PHƯƠNG PHÁP MÔ PHỎNG HAI CHIỀU ........................................ 39
CHƯƠNG 3: KẾT QUẢ VÀ THẢO LUẬN ............................................. 43
3.1. CẤU TRÚC LINH KIỆN VÀ HOẠT ĐỘNG........................................ 44
3.1.1. Cấu trúc và cơ chế tắt mở của linh kiện ..................................... 44
3.1.2. Đặc tính điện của cấu trúc Si SG-TFET và DG-TFET ............. 46
3.2. ẢNH HƯỞNG CỦA ĐỘ DÀY THÂN LINH KIỆN ............................. 49
3.3. THIẾT KẾ ĐỘ DÀY THÂN PHỤ THUỘC VÀO VẬT LIỆU .............. 56
3.4. THIẾT KẾ ĐỘ DÀY THÂN PHỤ THUỘC HẰNG SỐ ĐIỆN MÔI CỰC
CỔNG .......................................................................................................... 59
3.5. THIẾT KẾ CẤU TRÚC ĐIỆN MÔI CỰC CỔNG DỊ CHẤT PHỤ
THUỘC VÀO ĐỘ DÀY THÂN ................................................................. 60
3.5.1. Cấu trúc linh kiện và hoạt động ................................................. 60
3.5.2. Chuyển tiếp dị chất phía nguồn .................................................. 65


2
3.5.3. Chuyển tiếp dị chất phía máng ................................................... 67

có cấu trúc lưỡng cổng đặc trưng mà trong đó độ dày thân linh kiện sẽ được
thay đổi để nghiên cứu ảnh hưởng của nó tới đặc tính điện của TFET, từ đó
đưa ra các hướng dẫn thiết kế độ dày thân linh kiện phù hợp nhằm nâng cao
đặc tính hoạt động của TFET. Đề tài giới hạn ở nghiên cứu mô phỏng hai
chiều, tập trung vào việc thiết kế thân linh kiện với các vật liệu được sử dụng
gồm Si, Ge và In0.53Ga0.47As.


4
Đề tài góp phần làm sáng tỏ cách thức, mức độ và nguồn gốc ảnh
hưởng của độ dày thân linh kiện tới đặc tính hoạt động của TFET lưỡng cổng
sử dụng vật liệu bán dẫn và điện môi cực cổng khác nhau. Kết quả nghiên cứu
của luận văn giúp các nhà thiết kế có được cơ sở và phương pháp để thiết kế
tối ưu độ dày thân linh kiện của các TFET lưỡng cổng nói riêng và đa cổng
nói chung.


5
CHƯƠNG 1: TỔNG QUAN TÀI LIỆU
Thế giới đang trải qua những thay đổi lớn của ngành công nghiệp điện
tử khi linh kiện điện tử đang đóng một vai trị rất quan trọng trong các thiết bị
điện tử hiện đại và được sử dụng rộng rãi trong mọi lĩnh vực sản xuất và đời
sống của con người. Hàng loạt các linh kiện điện tử ra đời nhưng transistor
hiệu ứng trường kim loại-ôxit-bán dẫn (metal-oxide-semiconductor filed-efect
transistor (MOSFET)) vẫn là một lựa chọn hàng đầu cho các nhà sản suất vì
những ưu điểm vượt trội của nó. Linh kiện điện tử MOSFET có thể được lắp
ráp tích hợp trên một bề mặt nhờ khả năng thu nhỏ kích thước của chúng. Vào
khoảng cuối những năm 90 của thế kỉ XX, linh kiện này được sử dụng rộng
rãi trong ngành công nghiệp điện tử vì kích thước của chúng được thu nhỏ
đến cỡ nano mét, tốc độ xử lý nhanh, giá thành thấp. Sự phát triển nhanh

bằng cách sử dụng cấu trúc MOS khác nhau. Những thay đổi về cấu trúc của
linh kiện đã mang lại nhiều kết quả tích cực cho công nghệ MOS. Đầu tiên là
cấu trúc SOI MOS (Silicon-On-Insutator) thay thế cho cấu trúc MOS thông
thường. Điểm khác biệt chính giữa hai cấu trúc này là linh kiện SOI có lớp
ơxit ở dưới, ngăn cách thân ra khỏi đế [2]. Quá trình chế tạo SOI MOS tương
tự như quy trình MOS thơng thường ngoại trừ tấm wafer silicon. Tấm SOI có
ba lớp: lớp silicon trên bề mặt mỏng, một lớp cơ bản của vật liệu cách điện,
một lớp wafer silicon hỗ trợ [3]. Mục đích của việc thiết kế này là làm giảm
điện dung lớp ơxit vì điện dung lớp ôxit càng nhỏ, transistor sẽ hoạt động
càng nhanh, cho hiệu suất cao hơn. Do có lớp BOX (Bured Oxide), khơng có
đường dẫn rị rỉ ở xa cổng dẫn đến mức tiêu thụ năng lượng thấp hơn. Điểm
nổi bật của cấu trúc SOI MOS là giảm điện dung ở vùng chuyển tiếp kênhnguồn, dòng rò rỉ thấp, độ trễ và mức tiêu thụ năng lượng của linh kiện thấp
hơn, điện áp ngưỡng ít phụ thuộc vào độ lệch cổng, giảm phụ thuộc nhiệt độ
….Tùy thuộc vào độ dày của lớp silicon trong quá trình hoạt động, các linh
kiện SOI được phân thành hai loại là PD SOI (Partially Depleted SOI) và FD
SOI (Fully Depleted SOI). So với PD SOI, FD SOI có cấu trúc thân rất mỏng
nên cịn được gọi là SOI siêu mỏng. PD SOI có thân dày từ 50 đến 90 nm
trong khi FD SOI có thân dày từ 5 đến 20 nm. Trong các chất cách điện
silicon thì FD SOI được ưu chuộng hơn vì kích thước mỏng, giảm dòng rò và


7
cải thiện đặc tính tiêu thụ điện [4]. Mặt khác, nó cũng có những hạn chế nhất
định. Khó khăn trong việc sản xuất tấm mỏng SOI wafer, dòng mở quá mức,
hiệu ứng KINK, các trạng thái bề mặt…Một cấu trúc khác của SOI MOS là
SOI lưỡng cổng. Chiều dài của cấu trúc này có thể mở rộng đến 10 nm.
Để tăng dịng mở và kiểm sốt tốt hơn các hiệu ứng kênh ngắn (SCE),
các SOI MOS đã phát triển từ cổng đơn sang nhiều cổng, bao gồm Fin-FET
lưỡng cổng, tam cổng, cơng xung quanh…Cấu trúc đa cổng mơ tả tính tĩnh
điện tốt hơn, mức độ kiểm soát của cổng đối với khu vực kênh tốt hơn. Tính

ngành điện tử hiện đại. Dịng dẫn trong Fin-FET có thể tăng bằng cách tăng
chiều rộng của kênh (tăng chiều cao của Fin) hoặc xây dựng nhiều vây song
song được kết nối với nhau. Công nghệ Fin-FET ra đời đã cho thấy nhiều ưu
điểm vượt trội. Trong Fin-FET, cấu trúc cổng được quấn quanh kênh và thân
mỏng, cung cấp SCE tốt hơn. Do đó, pha tạp kênh trở thành tùy chọn. Pha tạp
kênh thấp đảm bảo khả năng vận chuyển tốt hơn của các hạt tải điện trong
kênh, do đó hiệu suất cao hơn [6]. Fin-FET có nhiều lợi thế hơn so với MOS
thơng thường, chẳng hạn như dịng dẫn cao hơn, dòng rò thấp hơn, tốc độ xử
lý cao hơn, tiêu thụ điện năng thấp hơn, khơng có dao động ngẫu nhiên, khả
năng kiểm soát tuyệt vời các hiệu ứng kênh ngắn. So sánh giữa hai cấu trúc
SOI MOS và Fin-FET, cả hai đều có ưu, nhược điểm riêng. Một ưu điểm của
SOI MOS là nó có thể tùy chọn thiên vị cổng tốt hơn. Điều này làm cho nó
phù hợp với các ứng dụng có năng lượng thấp. Nhưng chi phí của một wafer
SOI là cao hơn so với wafer silicon. Theo Intel, wafer SOI phải thêm khoảng
10% vào tổng chi phí xử lý. So với SOI MOS, Fin-FET có dịng dẫn cao và
ổn định hơn. Hơn nữa, trong Fin-FET, cơng nghệ biến dạng có thể được sử
dụng để tăng tính cơ động. Một trong những nhược điểm của Fin-FET là quy
trình sản xuất của nó phức tạp. Theo Intel, chi phí sản xuất Fin-FET có thể
tăng hơn 2-3%. Một số cấu trúc khác của Fin-FET là Fin-FET tam cổng,


9

G
D

S

N+


Trong số đó, Carbon Nanotube (CNT), Gate-All-Around Nanowire FET hoặc
Fin-FET với chất bán dẫn ghép có thể chứng minh là giải pháp đầy hứa hẹn
trong các nút công nghệ tương lai [9].
1.2 SƠ LƯỢC VỀ MOSFET
Thời đại của ngành điện tử và công nghệ thông tin đã phát triển bùng
nổ trong khoảng những năm cuối thế kỉ XX với hàng loạt các sản phẩm công
nghệ cao ra đời. Những linh kiện này đã góp phần nâng cao đời sống cho con
người và chúng có một ý nghĩa lớn trong cuộc cánh mạng công nghệ. Sự phát
triển của ngành công nghiệp chế tạo linh kiện điện tử đã bước vào giai đoạn
mới kể từ khi phát minh ra transistor đầu tiên. Cơng nghệ này đã phát triển
nhanh chóng và mở đường cho những sản phẩm mạnh mẽ hơn bao giờ hết ra
đời. Năm 1947, các transistor đầu tiên tại phịng thí nghiệm Bell Labs đã được
William Shockley, John Bardeen và Walter Brattain đề xuất [10]. Năm 1950,
William Shockley đã phát minh ra transistor tiếp xúc lưỡng cực (bipolar
junction transistor (BJT)), đây là mơ hình transistor đầu tiên bắt đầu cho các
ứng dụng khuếch đại. Năm 1954, các Radio bán dẫn đầu tiên đã được tung ra
thị trường với chỉ có bốn transistor (germanium). Năm 1958, với ý tưởng tích
hợp các linh kiện điện tử lên trên bề mặt tấm silicon, J. Kilby đã phát minh ra
mạch tích hợp đầu tiên [11]. Phát minh có ý nghĩa quan trọng này đã tạo tiền
đề cho việc tích hợp những linh kiện bán dẫn nhỏ gọn trên một bề mặt duy
nhất. Năm 1960, D. Kang và M. Atalla đã chế tạo ra một linh kiện điện tử mới
tên là MOSFET dựa trên ý tưởng điều khiển dịng điện trong linh kiện bởi
điện trường vng góc với dịng điện tích nhờ điện thế cổng (hiệu ứng
trường) mà lý thuyết này đã được Julius Lilienfeld phát hiện vào năm 1926


11
[12]. Năm 1961, các bằng sáng chế đầu tiên được trao cho Robert Noyce cho
một mạch tích hợp. Năm 1962, một IC MOS bao gồm 16 transistor MOS đã
được chế tạo. Năm 1963, công nghệ MOS (complementary metal-oxidesemiconductor (CMOS)) sử dụng cả hai khái niệm NMOS và PMOS đã được

e

Drain
Meta/poly-silicon
Gate dielectric
n+

n+
L

p-type substrate

Body
(a)
Gate

Sourcee

Drain
Meta/ poly-silicon
Gate dielectric
p+

p+
L

n-type substrate

(b)


NMOS và các lỗ trống trong PMOS. Điện trường cực cổng điều khiển khu
vực kênh làm rào thế nhiệt ở kênh hạ xuống thấp và các electron trong NMOS
hoặc các lỗ trống trong PMOS dễ dàng vượt qua rào chắn để đến cực máng,
MOSFET ở trạng thái MỞ. Khi điện áp ở cực cổng nhỏ hơn điện áp ngưỡng
của MOSFET, rào thế nhiệt tại kênh cao khiến các electron trong NMOS hoặc
các lỗ trống trong PMOS không thể vượt hàng rào ở kênh dẫn để đến cực
máng, MOSFET ở trạng thái TẮT. Ngồi ra, vẫn có một số các hạt tải điện có
năng lượng lớn vào kênh để đến cực máng tạo thành dịng rị. Nói một cách


14

EC

EV

OFF state
(a)

EC

EV

ON state
(b)

Hình 1.3. Sơ đồ vùng năng lượng của MOSFET (a) ở trạng thái MỞ và (b)
trạng thái TẮT
đơn giản, MOSFET hoạt động như một công tắc [12]. Khi cổng của NMOS
được nối đất, NMOS như một công tắc mở, ngắt kết nối giữa cực nguồn và

quan tâm lớn cho các trung tâm công nghệ do chi phí tăng trong việc cung cấp
năng lượng và làm mát hệ thống máy. Các MOSFET thông thường đều hoạt
động dựa trên cơ chế khuếch tán nhiệt truyền thống nên độ dốc dưới ngưỡng
bị giới hạn ở mức 60mV/dec tại nhiệt độ phòng [18]. Giới hạn vật lý trên của


16
Gate VG>0

VS=0

VD>0
Metal / poly-silicon
Gate dielectric

n+ Drain

intrinsic

p+ Source

(a)

Gate VG