Thiết kế mạch logic số Phần V: Phụ lục
1
Bộ đếm nhị phân 4bit 7493:
Có 14 chân , gồm: chân 5 nối
với nguồn Vcc = 5V; chân 10 ( GND
) nối đất; 4 đầu ra đếm QA, QB, QC,
QD ; 2 đầu vào xung đếm CKA,
CKB; 2 đầu vào xoá RO1, R02.
Thực hiện đếm khi có s-ờn âm
của xung kích.
Bảng chân lý của 7493:
R0
1
R0
2
QD
QC QB QA
1 1 0 0 0 0
0 X Đếm
X 0
5. Bộ đếm nhị phân 4bit đôi 7469:
Gồm hai bộ đếm nhị phân 4
bit đ-ợc tích hợp trong một IC. Mỗi
bộ đếm có 6 chân: 4 đầu ra đếm QA,
QB, QC, QD, một đầu vào xung đếm
CKA, một đầu vào xoá CLR.
6. Bộ đệm tín hiệu một chiều74244:
Bộ đệm tín hiệu có tác dụng
khuyếch đại tín hiệu sau một khoảng
truyền đã bị suy giảm. Tín hiệu đầu
ra có mức logic giống tín hiệu đầu

1
Y
2
Y
3
Y
4
1 X X X X Trở kháng
cao
0 X X X X A
1
A
2
A
3
A
4
7. Bộ đệm tín hiệu hai chiều 74245:
Bộ đệm tín hiệu hai chiều
74245 cho phép tín hiệu đi theo hai
chiều tuỳ thuộc mức logic ở đầu vào
DIR. Khi DIR ở mức cao thì tín hiệu
đi từ đầu vào A
i
ra đầu B
i
, ng-ợc lại,
khi DIR ở mức logic thấp thì tín hiệu
đi từ đầu vào B
i

thể thực hiện bằng cách đ-a một điện
áp điều chế vào chân 5 (đầu vào điện
áp điều khiển). Còn trong các ứng
dụng khác thì ta có thể nối chân 6
xuống đất qua một tụ điện (có trị số
vào khoảng 0,001
F).
Trung tâm hoạt động của vi
mạch 555 là FF-RS. Đầu vào R của
FF là đầu ra
A1
A2
A3
A4
A5
A6
A7
A8
B1
B2
B3
B4
B5
B6
B7
B8
DIR
G
2
3

3
của bộ so sánh 1, còn đầu vào S của
FF là đầu ra của bộ so sánh 2. Mạch
ra của FF gồm 2 phần: một phần là
bộ đệm đầu ra và một phần gồm 2
transistor T
1
, T
2
. Trong đó T
1
dùng để
biến đổi tín hiệu ra đã đ-ợc ghi giữ,
chính điện áp này sẽ đ-ợc sử dụng
cho nhiều mục đích khác nhau.
Thông qua T
2
ta có thể điều khiển
đ-ợc trạng thái bên trong của bộ đệm
đầu ra.
Vi mạch 555 gồm có 8 chân nh- hình I.8.2, trong đó chân1 là chân nối đất
(Ground), chân 2 là đầu vào bộ so sánh 2 (Trigger), chân 3 là đầu ra (Output),
chân 4 là chân điều khiển điện áp đầu ra (Reset), chân 5 là chân điện áp điều
khiển (Control Voltage), chân 6 là ng-ỡng của bộ so sánh 1 (Theshold), chân 7 là
chân để phóng điện (Discharge) và chân 8 là chân điện áp nguồn cung cấp (U
CC
).
9. SRAM 62256
Dung l-ợng: 32K x 8bit
Sơ đồ các chân:

Chọn chíp
Thiết kế mạch logic số Phần V: Phụ lục
5
Phụ lục II: Nội dung các ô nhớ của ROm phát ký tự
Đầu vào địa chỉ Đầu ra dữ liệuMã
A
8
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
D
6
D
5
D
4
D