30/05/2013 FPGA Class
1
CÁC THÀNH PHẦN MẠCH SỐ
BÀI 2: Nhận hướng dẫn thiết kế số sử
dụng ngôn ngữ Verilog-HDL
trên FPGA
Nội dung chính
 Các cổng logic (Ký hiệu và chức năng)
 D Flip-Flop và Chốt (Latch).
 Mux và De-MUX.
 Mạch tổ hợp và tuần tự (quan trọng)
 Reset đồng bộ và reset bất đồng bộ (quan
trọng)
30/05/2013 FPGA Class
2
Các cổng logic
 Cổng NAND
 Cổng đảo, cổng đệm, cổng đệm 3 trạng thái
 Cổng AND, cổng OR và cổng NOR
 Cổng XOR và Cổng XNOR

30/05/2013 FPGA Class
3
Cổng NAND
30/05/2013 FPGA Class
4
Chỉ bằng 0 khi tất cả ngõ
vào bằng 1

ngõ ra bằng 1.
(So sánh khác)
Hai ngõ giống nhau thì ngõ
ra bằng 1.
(So sánh bằng)
Exclusive OR gate (EX-OR) Exclusive NOR gate (EX-NOR)
D Flip-Flop và D Latch
30/05/2013 FPGA Class
8
Dạng sóng hay giản đồ định thời
(Timing Diagram)
Theo mức
của tín hiệu
clock
Theo cạnh
của tín hiệu
clock
Cấu
tạo
MUX và DE-MUX
30/05/2013 FPGA Class
9
Multiplexer
(Mạch dồn kênh)
Ký hiệu
Cấu tạo
De-Multiplexer
(Mạch phân kênh)
Mạch tổ hợp (Combinational
Circuit)

Phần tử nhớ
Reset đồng bộ (Synchronous reset)
 Reset chỉ được thực hiện khi tín hiệu reset tích
cực và có cạnh clock (cạnh lên hoặc cạnh
xuống).
30/05/2013 FPGA Class
13
Reset bất đồng bộ (Asynchronous reset)
30/05/2013 FPGA Class
14
 Reset xảy ra ngay khi tín hiệu reset tích cực
bất chấp tín hiệu clock.
30/05/2013 FPGA Class
15
KẾT THÚC BÀI 2