Đồ án 2 GVHD: ThS Vũ Thế Đảng
SVTH: Võ Quang Lộc Trang 1

LỜI CẢM ƠN
Em xin chân thành cám ơn thầy Vũ Thế Đảng đã hướng dẫn tận tình trong suốt
thời gian qua giúp em có thể hoàn thành tốt học phần này.
Trong quá trình viết báo cáo này do trình độ hiểu biết của em còn hạn chế, nên
còn nhiều thiếu sót mong thầy và các bạn góp ý bổ sung để em hoàn thiện hơn về kiến
thức cũng như rút kinh nghiệm cho các đề tài sau.

Em xin chân thành cảm ơn!

Bình Dương, Ngày 8 tháng 5 năm 2012.


Đồ án 2 GVHD: ThS Vũ Thế Đảng
SVTH: Võ Quang Lộc Trang 3
MỤC LỤC PHẦN I: GIỚI THIỆU 4
PHẦN II: NỘI DUNG 5
CHƢƠNG 1. CƠ SỞ LÝ THUYẾT 5
1.1 Giới thiệu Vi điều khiển AT89S52 5
1.2 Giới thiệu Led Cube 17
CHƢƠNG 2: THIẾT KẾ VÀ THI CÔNG MẠCH LED CUBE 5X5X5 19
2.1 Thiết kế phần cứng 19
2.2 Thiết kế phần mềm 22
2.3 Thi công và khắc phục lỗi 31
PHẦN III: KẾT LUẬN VÀ HƢỚNG PHÁT TRIỂN ĐỀ TÀI 37
TÀI LIỆU THAM KHẢO 38

Đồ án 2 GVHD: ThS Vũ Thế Đảng
SVTH: Võ Quang Lộc Trang 4
PHẦN I: GIỚI THIỆU

2.3 Thi công và khắc phục lỗi
Tuy nhiên, do thời gian và kiến thức còn hạn chế nên không tránh khỏi sự thiếu
sót, mong nhận đƣợc sự đóng góp ý kiến của Thầyvà các bạn.
Bình Dƣơng, ngày 08 tháng 05 năm 2012
Sinh viên thực hiện

Võ Quang Lộc
Đồ án 2 GVHD: ThS Vũ Thế Đảng
SVTH: Võ Quang Lộc Trang 5
PHẦN II: NỘI DUNG
CHƯƠNG 1. CƠ SỞ LÝ THUYẾT

1.1 Giới thiệu Vi điều khiển AT89S52
1.1.1 Chức năng:
Vi điều khiển 8051 đƣợc Intel cho ra đời vào năm 1980 thuộc vi điều khiển đầu
tiên của họ MCS-51. Hiện tại rất nhiều nhà sản xuất nhƣ Siemens, Advanced
Micro Devices, Fusisu và Philips tập trung phát triển các sản phẩm trên cơ sở
8051.Atmel là hãng đã cho ra đời các chip 89C51, 52, 55 và sau đó cải tiến thêm,
hãng cho ra đời 89S51, 89S52, 89S8252…
Cấu hình 89S52:
 8 KB Flash ROM bên trong
 Vùng điện áp hoạt động 4.0V – 5.0V
 Xung clock: 0 Hz – 33 MHz
 256 x 8-bit RAM nội
 8 nguồn ngắt
 4 Port xuất nhập I/O 8 bit
 3 bộ Timer/Counter 16 bit
 Watchdog Timer
 Giao tiếp nối tiếp
 Cờ báo ngắt

nhiều chức năng khác nhau nhƣ bảng sau:

Hình 1.4: Chức năng các chân port 3

Đồ án 2 GVHD: ThS Vũ Thế Đảng
SVTH: Võ Quang Lộc Trang 8
 Chân PSEN (Program store enable): là tín hiệu ngõ ra ở chân 29 cho phép
đọc bộ nhớ chƣơng trình mở rộng. khi có giao tiếp với bộ nhớ bên ngoài
mới dùng đến chân PSEN
 Chân ALE/PROG (Address latch enable): là tín hiệu ngõ ra ở chân 30 dùng
làm tín hiệu điều khiển để giải đa hợp các đƣờng địa chỉ và dữ liệu khi kết
nối chúng với IC chốt
 Chân EA/VPP (External Access) số thứ chân là 31 có chức năng chọn bộ
nhớ chƣơng trình: EA=GND: Chọn bộ nhớ ngoại, EA=VCC chọn bộ nhớ
nội.
 Chân RST (Reset) chân số 9 của vi điều khiển, khi nhấn nút reset thì mạch
sẽ reset vi điều khiển, khi reset thì tín hiệu phải ở mức cao ít nhất 2 chu kỳ
máy.
Sơ đồ mạch reset:
VCC
10k
R
Reset
SW
10uF
CHình 1.5: Sơ đồ mạch Reset
Đồ án 2 GVHD: ThS Vũ Thế Đảng

Bộ nhớ mỡ rộng bên ngoài cũng đƣợc chia làm hai loại bộ nhớ: bộ nhớ dữ liệu
và bộ nhớ chƣơng trình, khả năng giao tiếp là 64kbyte cho mỗi loại.

Hình 1.8: Tổ chức bộ nhớ của Vi điều khiển
Bộ nhớ mở rộng bên ngoài và bộ nhớ chƣơng trình bên trong không có gì đặc biệt
chỉ có khả năng lƣu trữ dữ liệu và mã chƣơng trình.
Bộ nhớ chƣơng trình bên trong của vi điều khiển thuộc loại bộ nhớ flash rom cho
phép xóa bằng xung điện và lập trình lại.
Bộ nhớ Ram nội bên trong là bộ nhớ đặc biệt, sơ đồ cấu trúc bên trong đƣợc trình
bày trong hình dƣới.
Đồ án 2 GVHD: ThS Vũ Thế Đảng
SVTH: Võ Quang Lộc Trang 11

7F FF F0
F7
F6
F5
F4
F
3
F2
D0
D7
D6
D5
D4
D3
D2
D1
D0
PSW
30 B8
-
-
-
BC
BB
BA
B9
B8


B0
B7
B6
B5
B4
B3
B2
B1
B0
P.3
2D
6F
6E
6D
6C
6B
6A
69
68

2A
57
56
55
54
53
52
51
50

A0
A7
A6
A5
A4
A3
A2
A1
A0


99
không đƣợc địa chỉ hóa bit
SBUF
27
3F
3E
3D
3C
3B
3A
39
38

98
9F
9E
9D
9C
9B
9A
99
98
SCON
26
37
36
35
34
33

25
24
23
22
21
20

23
1F
1E
1D
1C
1B
1A
19
18

8D
không đƣợc địa chỉ hóa bit
TH1
22
17
16
15
14
13
12

không đƣợc địa chỉ hóa bit
TL0
1F
Bank 3

89

TMOD
18 88
8F
8E
8D
8C
8B
8A
89
88
TCON
17
Bank 2

87
không đƣợc địa chỉ hóa bit
PCON
10
82
81
80
P0

Hình 1.9: Cấu trúc bộ nhớ RAM bên trong vi điều khiển
1.1.3 Hoạt động định thời
1.1.3.1 Giới thiệu
Các bộ định thời (Timer) đƣợc sử dụng rộng rãi trong các ứng dụng đo lƣờng và
điều khiển. Tùy thuộc vào ứng dụng đầu vào của bộ định thời có thể là nguồn xung lấy
từ xung nhịp của vi điều khiển hoặc nguồn xung từ bên ngoài đƣa đến.
Đồ án 2 GVHD: ThS Vũ Thế Đảng
SVTH: Võ Quang Lộc Trang 12
Vi điều khiển họ 8051 có ba bộ định thời 16 bit trong đó hai bộ Timer 0 và Timer 1
có bốn chế độ hoạt động, còn Timer 2 có ba chế độ hoạt động.
1.1.3.2 Các thanh ghi của bộ định thời.
a. Các thanh ghi của Timer 0 và Timer 1.
Thanh ghi chế độ định thời TMOD: Thanh ghi TMOD chứa hai nhóm 4 bit dùng để
đặt chế độ làm việc cho Timer 0 và Timer 1

Bit
Name
Timer
Description
7
GATE
1
Khi GATE = 1, Timer chỉ làm việc khi INT = 1
6
C/T

0
M0
0
Bit chọn Mode của Timer 0

Hình 1.10: Thanh ghi TMOD của Timer 0 và Timer 1
Thanh ghi điều khiển Timer TCON: Thanh ghi TCON chứa các bit trạng thái điều
khiển cho Timer 0 và Timer 1.

Bit
Symbol
Bit
Address
Description
TCON.7
TF1
8FH
Cờ báo tràn của Timer1, đƣợc đặt bởi phần
cứng khi có tràn, đƣợc xóa bởi phần mềm
hoặc bởi phần cứng khi bộ xử lý chỉ đến
chƣơng trình phục vụ ngắt.
TCON.6
TR1
8EH
Bit điều khiển Timer 1 hoạt động, đƣợc đặt/
xóa bằng phần mềm để điều khiển cho Timer
chạy/dừng
Đồ án 2 GVHD: ThS Vũ Thế Đảng
SVTH: Võ Quang Lộc Trang 13
TCON.5

1.1.3.3 Chế độ của bộ định thời
a. Các chế độ của Timer 0 và Timer 1.
- Mode 0 (mode Timer 13 bit): là chế độ định thời 13 bit, chế độ này tƣơng thích
với các bộ vi điều khiển trƣớc đó, trong các ứng dụng hiện nay, chế độ này không còn
thích hợp. Hình 1.12: Chế độ Mode 0 của Timer 2
- Mode 1 (Mode Timer 16 bit): trong chế độ 1, bộ Timer dùng cả 2 thanh ghi TH
và TL để chứa giá trị đếm, vì vậy chế độ này còn đƣợc gọi là chế độ định thời 16 bit.
Đồ án 2 GVHD: ThS Vũ Thế Đảng
SVTH: Võ Quang Lộc Trang 14

Hình 1.13 : Chế độ Mode 1 của Timer 2
- Mode 2 (chế độ 8 bit tự nạp lại): Timer dùng TL để chứa giá trị đếm và TH để
chứa giá trị nạp lại vì vậy chế độ này đƣợc gọi là chế độ tự nạp lại 8 bit. Cách điều
khiển giống chế độ 1.

Hình 1.14 : Chế độ Mode 2 của Timer 2
- Mode 3 (Chế độ tách Timer): Timer 0 đƣợc tách thành 2 bộ Timer hoạt động
độc lập, chế độ này sẽ cung cấp cho vi điều khiên thêm một Timer nữa.

Hình 1.15: Chế độ Mode 3 của Timer 2
b. Các chế độ của Timer 2: có 3 chế độ hoạt động là chế độ thu nhận, tự nạp
lại và cung cấp tốc độ baud cho cổng nối tiếp.
Đồ án 2 GVHD: ThS Vũ Thế Đảng
SVTH: Võ Quang Lộc Trang 15 Hình 1.16: Các Chế độ của Timer 2

điều khiển) Việc cấp điện thế thấp cho các cột đƣợc thực hiện bởi 25 chân I/O của vi
điều khiển. do không có transistor để nhận dòng nên khi khi tính toán điện trở hạn dòng
cho led phải lƣu ý đến khả năng nhận dòng của chân I/O vi điều khiển (thông số I
OL

khoảng 200mA là tối đa). Ở thời điểm nào đó, mỗi chân này phải nhận dòng từ 5 bóng
led của 1 cột. Sơ đồ nguyên lý điều khiển sau đây:

Hình 1.20: Sơ đồ nguyên lý điều khiển Led
1.2.3 Cơ sở tính toán chọn linh kiện:
Đồ án 2 GVHD: ThS Vũ Thế Đảng
SVTH: Võ Quang Lộc Trang 18
Port 0 muốn hiển thị đƣợc và không bị nhiễu khi bỏ trống ta dùng điện trở léo lên
nguồn, chọn điện trở kéo lên 4,7 k.
Mỗi led đơn để sáng đƣợc đòi hỏi dòng qua led là 10mA, hiệu điện thế 3V (dùng
led 5mm xanh dƣơng).
Tính toán chọn điện trở hạn dòng cho led:
Ta có:
53
200
10
C C le d
le d
le d
VV
VV
R
I m A



: khi transisotr dẫn bảo hòa V
BE
=0,7V; V
CE
=0,2V.
C E C C C C led
V V I R V  
(
CB
II


)
B C C C led C E
I R V V V

   

C C le d C E
B
C
V V V
I
R




Mà
C C B E

   

Vậy ta có thể chọn R
B
=1k; 1,2 k;; 1,5 k;;1,8 k;; 2,2 k; Đồ án 2 GVHD: ThS Vũ Thế Đảng
SVTH: Võ Quang Lộc Trang 19
CHƯƠNG 2: THIẾT KẾ VÀ THI CƠNG MẠCH LED
CUBE 5X5X5

2.1 Thiết kế phần cứng
2.1.1 Sơ đồ mạch ngun lý
Hình 2.1: Sơ đồ ngun lý mạch điều khiển Led Cube 5x5x5
X1
R30 1K
KHỐI TẠO
DAO ĐỘNG
KHỐI XỬ LÝ TRUNG TÂM
R19 220
R14 220
R1
RESISTOR SIP 9
12
3
4
5
6
7

9
18
19
20
29
30
31
40
1
2
3
4
5
6
7
8
21
22
23
24
25
26
27
28
10
11
12
13
14
15

P2.4/A12
P2.5/A13
P2.6/A14
P2.7/A15
P3.0/RXD
P3.1/TXD
P3.2/INT0
P3.3/INT1
P3.4/T0
P3.5/T1
P3.6/WR
P3.7/RD
P0.0/AD0
P0.1/AD1
P0.2/AD2
P0.3/AD3
P0.4/AD4
P0.5/AD5
P0.6/AD6
P0.7/AD7
D1
LED
R15 220
R31 1K
R12 220
R24 220
+5V
R21 220
C1
C

R2 220
R11 220
R29 220
R16 220
X2
R34 1K
R3 220
SW3
R36 220
LED
R22 220
+5V
Q1
PNP BCE
R8 220
KHỐI RESET
KHỐI BÁO TÍN HIỆU
R13 220
R35
10K
R23 220
J1
1
2
3
4
5
6
7
8


Hình 2.2: Sơ đồ mạch in mạch điều khiển Led Cube 5x5x5
Đồ án 2 GVHD: ThS Vũ Thế Đảng
SVTH: Võ Quang Lộc Trang 21

2.1.3 Mạch hoàn thành thực tế: Hình 2.4: Mạch điều khiển Led Cube 5x5x5 thực tế
Đồ án 2 GVHD: ThS Vũ Thế Đảng
SVTH: Võ Quang Lộc Trang 22
2.2 Thiết kế phần mềm
2.2.1 Lƣu đồ:
KHỞI TẠO BIẾN
BẮT ĐẦU
HIỆU ỨNG TỎA RA
HIỆU ỨNG CHỚP TẮT
HIỆU ỨNG NƯỚC DÂNG
HIỆU ỨNG QUAY ĐỨNG
HIỆU ỨNG LƯỢN SÓNG

CHỚP
TẮT
NƯỚC
DÂNG
I <= n
QUÉT P0,P1,P2,P3
DELAY
XÓA
DELAY

XÓA
I <= n
j <= 4
TẤT CẢ CỘT
DELAY
P0 = M[j]
Đ
S
Đ
S
Hình 2.8: Lưu đồ hiệu ứng Nước dâng
Hình 2.7: Lưu đồ hiệu ứng Tỏa ra
Đồ án 2 GVHD: ThS Vũ Thế Đảng
SVTH: Võ Quang Lộc Trang 24
QUAY
ĐỨNG
LƯỢN
SÓNG
I <= n
XÓA
QUÉT 5 DÒNG, CỘT
11,12,13,14,15
DELAY
XÓA
QUÉT 5 DÒNG, CỘT
6,13,20
DELAY
XÓA
QUÉT 5 DÒNG, CỘT
1,7,13,19,25

23,24,25
DELAY
QUÉT L5, CỘT 1,2,3,4,5,
11,12,13,14,15,21,22,
23,24,25
DELAY
QUÉT L4, CỘT 6,7,8,9,
10,16,17,18,19,20
DELAY
DELAY
QUÉT L1, CỘT 1,2,3,4,5,
11,12,13,14,15,21,22,
23,24,25
DELAY
QUÉT L2, CỘT 6,7,8,9,10
16,17,18,19,20
DELAY
QUÉT L2, CỘT 6,7,8,9,10
16,17,18,19,20
DELAY
QUÉT L2, CỘT 1,2,3,4,
5 11,12,13,14,15,21,
22,23,24,25
DELAY
QUÉT L5, CỘT 6,7,8,9,
10,16,17,18,19,20
DELAY
QUÉT L5, CỘT 6,7,8,9,
10,16,17,18,19,20
DELAY