Phòng thí nghiệm Vi xử lý Tài liệu thí nghiệm Vi xử lý
Trang 1

CÁC BỘ THÍ NGHIỆM
VỀ HỆ THỐNG VI XỬ LÝ
SƠ ĐỒ KHỐI CỦA THIẾT BỊ THÍ NGHIỆM VI
XỬ LÝ

PM
-
303
TRUYỀN SỐ
LIỆU RS-232C
μ
PM
-
301
ĐIỀU KHIỂN
ĐỘNG CƠ DC
μPM-307
BỘ NẠP VÀ MÔ
PHỎNG ROM
μPM-308
ĐIỀU KHIỂN ĐỘNG
CƠ BƯỜC
μ
PM
-
306
ỨNG DỤNG QUANG BÁO
MICROCOMPUTER
PC BUS
-
2
COM2
THIẾT BỊ CHÍNH
PART A
PART B

thường. Ngoài ra các hệ thống giao tiếp của máy tính như màn hình, bàn phím, chuột
và các phần mềm giúp ta dễ dàng ghi và thử giải thuật cho một đoạn chương trình
mong muố
n. Sau đó từ giải thuật này ta chuyển sang ngôn ngữ cho từng loại vi xử lý
riêng. Ngoài ra nó còn dễ dàng giúp cho người nghiên cứu về Vi xử lý thấy được bằng
thực tế các vấn đề khi xây dựng và thiết kế các hệ thống vi xử lý.
Đặc điểm của thiết bị chính μPTS-31 nó tương thích với các máy tính IBM PC.
Ngôn ngữ lập trình có thể dùng các ngôn ngữ thông dụng, dễ học như Pascal,
Assembly, QBasic, C++ Ngoài ra các bộ đệm, bộ phối h
ợp cho phép điều khiển trực
tiếp Relay, Led, ma trận LED, bàn phím, loa, động cơ,
Các thiết bị có trong bộ thí nghiệm vi xử lý:
– Các mạch giao tiếp I/O độc lập cho phép nối với các hệ thống khác.
– Trên thiết bị chính có 1 TEST BOARD để dễ dàng trong khi thí nghiệm và
thiết kế.
– Sử dụng các khối Module đi kèm để thực hành và thí nghiệm.
– Các phần chương trình đi kèm viết bằng hợp ngữ (Assembly) cho m
ột số
ứng dụng minh họa như truyền dữ liệu, quang báo

II. ĐẶC TÍNH KỸ THUẬT CỦA BỘ THIẾT BỊ CHÍNH

1. Hệ thống μPTS-31 tương thích được với các hệ thống máy tính IBM PC .
2. Cho phép ghép nối với cổng RS-232C của máy để thực hiện các bài thí
nghiệm về truyền số liệu qua cổng COM.
3. Có bộ đệm dữ liệu và giải mã địa chỉ
để có thể giao tiếp với máy tính qua
khe cắm mở rộng.
Phòng thí nghiệm Vi xử lý Tài liệu thí nghiệm Vi xử lý
Trang 3

chuyển mạch DIP SW để
dời sang vùng địa chỉ khác.
CARD PCBUS – 2 được thiết kế như sau:
– Đầu tiên để giải mã địa chỉ cho Card hay nói khác đi là cho thiết bị μPTS-
31, ta dùng phương pháp giải mã bằng cách dùng công tắc để chọn. Trong
mạch dùng một bộ so sánh 8 bit 74 LS688, khi các địa chỉ từ A5 tới A12
tương ứng với giá trị trên các đường của DIP SW thì ở chân 19 của U2 sẽ
tạo ra mức THẤP. Chân này sẽ là đường tín hiệu chọn thiết bị
chính (
CS
).
vị trí cho các công tắc trên DIP SW được ghi trên bảng sau:
Bảng 1.1:
Địa chỉ A15 A14 A13 A
12
A
11
A
10
A
9
A
8
A
7
A
6
Ạ
5
A


4
tới A
0
) sẽ là 00000b và tại địa chỉ cuối tức là (từ A
4
tới
A
0
) sẽ là 11111b từ bảng ta có giá trị DIP SW là D
4
= D
3
= 1 còn các giá trị còn lại
bằng 0.
Các đường dữ liệu được đệm nhờ 74LS245 để bảo vệ các đường dữ liệu của
máy tính và tránh các trường hợp xung đột. Chân DIR của 74LS245 cho phép chọn
hướng truyền dữ liệu: dữ liệu sẽ đi từ A qua B khi DIR = 1 và từ B qua A khi DIR = 0.
Đường
IOR được dùng để điều khiển hướng truyền dữ liệu. Trong mạch đường DIR
Phòng thí nghiệm Vi xử lý Tài liệu thí nghiệm Vi xử lý
Trang 4
của U
1
sẽ được nối vào đường
IOR
của bus hệ thống. Các đường dữ liệu từ bus dữ
liệu sẽ nối vào A
1
tới A

3 3 D4 A5 D4
4 4 D6 A3 D6
5 5 +5V B3,B29 +5V
6 6 +12V B9 +12V
7 7 -12V B7 -12V
8 8 RESET DRV B2 RESET
9 9 /IOW B13 /IOW
10 10 CLOCK A20 A11
11 11 A3 A28 A3
12 12 A1 A 30 A1
13 13 /CS ADD(300H-
31FH)
14 14 D1 A8 D1
15 15 D3 A6 D3
16 16 D5 A4 D5
17 17 D7 A2 D7
18 18 GND B1,B10 GND
19 19 GND B31 GND
20 20 -5V B5 -5V
21 21 AEN A11 AEN
22 22 /IOR B14 /IOR
23 23 A4 A27 A4
24 24 A2 A29 A2
25 25 A0 A31 A0

Phòng thí nghiệm Vi xử lý Tài liệu thí nghiệm Vi xử lý
Trang 5

AEN
RESET-DRV
SL0
SL0
SL0
SL1
SL2
SL3
SL5
SL7
SL6
SL4
SL1
SL2
SL4
SL6
SL7
SL5
SL3
SL1
SL3
SL5
SL7
SL4
SL2
SL6
A19
A20
A21
A22

IOW
RESET-DRVA11
P1
PC INTERFACE
13
25
12
24
11
23
10
22
9
21
8
20
7
19
6
18
5
17
4
16
3
15
2

Q5
14
Q6
16
Q7
18
G
1
P=Q
19
U1
74LS245
A1
2
A2
3
A3
4
A4
5
A5
6
A6
7
A7
8
A8
9
G
19

U3D
7407
98
U3E
7407
1110
U4A
7407
12
U4B
7407
34
U4C
7407
56
U4D
7407
98
S1
SW DIP-8
1
2
3
4
5
6
7
8
16
15


2CS = 308h → 30Fh

3CS
= 310h → 31Fh
Ở đây ta dùng cổng OR tức là ngõ ra chỉ bằng 0 khi cả 2 ngõ vào bằng 0 cho
nên ngõ ra U8C = 0 khi A3 = 0 và chân 10 của nó bằng 0 tức là ngõ ra U8A = 0 mà
ngõ ra U8A = 0 khi
CS = 0 và A4 = 0 . CS = 0 khi địa chỉ nằm trong vùng 300h →
31Fh. Từ đó ta có địa chỉ đầu tiên cho
1CS
khi A2, A1, A0 đều bằng 0 và địa chỉ cuối
cùng của
1CS là 307h.
Bảng 1.3: Giải mã địa chỉ chân
1CSA15 A14 A13 A12 A11 A10A9A8A7A6A5A4 A3 A2 A1 A0
0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 300h
0 0 0 0 0 0 1 1 0 0 0 0 0 1 1 1 307h
Tuỳ ý
CS = 0
Cổng OR
Tuỳ ý

Tương tự chân
2CS là 0 khi A3 = 1, CS = 0 và A4 = 0. Khi đó ta có địa chỉ đầu
và địa chỉ cuối của
2CS là 308h và 30Fh.


D4
D5
D6
D7
RS
AEN
IOW
IOR
CLOCK
A2
A4
A3
A1
A0
CS
RS
AEN
IOW
IOR
CLOCK
A4
A3
A2
A1
A0
CS
A4
RS
A0
A1

12
24
11
23
10
22
9
21
8
20
7
19
6
18
5
17
4
16
3
15
2
14
1
R2 560
R4
220
R5
220
R3 220
R7

19
DIR
1
B1
18
B2
17
B3
16
B4
15
B5
14
B6
13
B7
12
B8
11
U4
74LS245
A1
2
A2
3
A3
4
A4
5
A5

U3B
7404
3 4
U3D
7404
9 8
U3E
7404
11 10
U3A
7404
1 2
U3F
7404
13 12
U2A
74LS32
1
2
3
U2D
74LS32
12
13
11
U2C
74LS32
9
10
8

Trang 7
Phòng thí nghiệm Vi xử lý Bài thí nghiệm Vi xử lý
Trang 8
Bảng 1.4: Giải mã địa chỉ chân 2CS
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
0 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 308h
0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 30Fh
Tuỳ ý
CS = 0
Cổng OR
Tuỳ ý

Chân
3CS = 0 khi CS = 0 và A4 =1. Khi đó ta có địa chỉ đầu của 3CS là 310h và
địa chỉ cuối là 31Fh.
Bảng 1.5: Giải mã địa chỉ chân
3CS
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A
3
A2 A1 A0
0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0310H
0 0 0 0 0 0 1 1 0 0 0 1 1 1 1 1 31FH
Tuỳ ý
CS = 0
Cổng
OR
Tuỳ ý

Các đường A0, A1, A2, A3, CLK, RS, AEN lấy trực tiếp trên các chân ngõ ra của
U6. 4 cổng đảo của 74LS04 còn dư trong mạch được tận dụng để đệm và khuếch đại cho

2CS có địa chỉ từ 308h → 30Fh sử dụng để điều khiển
nhập / xuất cho các Port A , B, C của 8255A cho các ứng dụng và điều khiển
khác.
– Đường RESET để khởi tạo lại các kinh kiện nhập / xuất lập trình được. +5V +5V +5V
+5V
+5V
+5V
D0
D1
D2
D3
D4
D5
D6
D7
IOR
IOW
A0
A1
RESE
300H-
308H-
IOR
IOW
A0
A1
RESE

PA7
PB0
PB1
PB2
PB3
PB4
PB5
PB6
PB7
PC0
PC1
PC2
PC3
PC4
PC5
PC6
PC7
JP1
PORT
JP1
PORT
JP1
PORT
76 5
43210
PA7 PA6 PA5
PA4 PA3
PA2 PA1 PA0
COM
NC1

PC5 PC7
PC6
PB7 PB4
PB5 PB6
U5
8255
D0
34
D1
33
D2
32
D3
31
D4
30
D5
29
D6
28
D7
27
RD
5
WR
36
A
0
9
A

21
PB4
22
PB5
23
PB6
24
PB7
25
PC0
14
PC1
15
PC2
16
PC3
17
PC4
13
PC5
12
PC6
11
PC7
10
U7B
7406
3
4
U7C

32
D3
31
D4
30
D5
29
D6
28
D7
27
RD
5
WR
36
A
0
9
A
1
8
RESE
T
35
CS
6
PA0
4
PA1
3

PC1
15
PC2
16
PC3
17
PC4
13
PC5
12
PC6
11
PC7
10
1
2
3
4
5
6
7
8
1
2
3
4
5
6
7
8

4
5
6
7
8
1
2
3
4
5
6
7
8
9
10
RL1 RL2 RL3
D3
1N414
8
D2
1N414
8
D1
1N414
8
Q1
D560
Q2
D560
Q3

220
U6A
7406
1
2
R15
220
U6F
7406
13
12
R14
220
U6B
7406
3
4
R13
220
U6E
7406
11
10
R12
220
CS2
CS1
RS
A
1


a ch
A15 ữ A13 A12
ữ
A5
A4 A3 A2 A1 A0 A CH

CS = 0
1CS

PA 000 00011000 0 0 0 0 0 300H
000 00011000 0 0 1 0 0 304H
PB 000 00011000 0 0 0 0 1 301H
000 00011000 0 0 1 0 1 305H
PC 000 00011000 0 0 0 1 0 302H
000 00011000 0 0 1 1 0 306H
THANH GHI 000 00011000 0 0 0 1 1 303H
IU KHIN 000 00011000 0 0 1 1 1 307H

T ú ta cú PA cú a ch iu khin i vi h thng l 300h hoc 304h c s
dng iu khin 8 LED d liu.
Cỏc cng m o cụng sut 74LS06 (U6, U7) c s dng tng dũng ti kộo
Led cho cỏc ng Port ra ca 8255A khi mc cao.

Tng t Port PB cú a ch iu khin i vi h thng l 301h hay 305h s dng
nhn d liu t cỏc cụng tc nhn tng ng nh sau:
PB6 ng vi SW1
PB5 ng vi SW2
PB4 ng vi SW3
PB7 ng vi SW4

74LS06 sc kộo Relay. Cỏc Diode mc song song vi cun dõy v phõn cc ngc
chng in ỏp ngc phỏt sinh khi Relay ngt cú th lm h hng 74LS06.
Khi iu khin ng c bc, do dũng kộo ng c bc cn rt ln cho nờn ta
khụng th dựng 74LS06 m phi dựng Transistor Darlington D560 kộo.
T ú a ra cỏc trm ra relay ni sn cỏc tip im chung (COM) thng úng
(NC: Normal Contact ) v thng h (NO: Normal Open ) cho cỏc Relay 1, 2, 3 ra nh
b
ng sau:

Bng 1.7 : Cỏc tip im trờn Relay

Relay Tip im thng úng / NC Tip im thng h / NO Tip im chung / COM
1 NC1 NO1 COM1
2 NC2 NO2 COM2
3 NC3 NO3 COM3

Cỏc ngừ ra cụng sut iu khin ng c bc gm :
Cỏc chõn chung 1 v 2 (COM1 v COM2), ng ngun +5V ni vo ngun
+5V ca h thng.
Chõn GND.
4 ng iu khin A, B , C , D.
Tt c cỏc ng ny c a ra mt u ni CON2 phc v cho thớ nghim iu
khin ng c bc.
V.2. B iu khin nhp/xut 2
B
iu khin nhp/xut 2 c xõy dng trờn IC 8255A (U9) c dựng thc
hin cỏc cụng vic iu khin v nhp xut trong cỏc ng dng.
Cỏc ng d liu v iu khin ca nú c kt ni ging nh b iu khin
nhp xut th nht ngoi tr ng chn linh kin
CS ca nú c ni vo 2CS do ú nú


Thanh ghi iu khin (Control Register) ca U9 cú a ch i vi h thng l
30Bh hoc 30Fh.
Port PA (PA0 PA7) cú a ch iu khin i vi h thng 308h hay 30Ch
c ni vi cht cm PORT A trờn thit b chớnh PTS-31.
Port PB (PB0 PB7 ) cú a ch iu khin i vi h thng l 309h hay
30Dh ni vi cht cm PORT B trờn thit b
chớnh PTS-31.
Port PC (PC0 PC7 ) cú a ch iu khin i vi h thng l 30Ah hay
30Eh v c ni vi cht cm PORT C trờn thit b chớnh.
Cỏc Port A,B,C ca thit b chớnh PTS-31 c thit k sn s dng trong cỏc
bi thớ nghim cng nh trong cỏc ng dng phỏt trin m rng sau ny.

VI. THIT B TNG T

iu khi
n thit b tng t t mỏy tớnh õy s dng mt b khuch i loa.
Trong mch dựng OP-AMP LM 386 to thnh mch khuch i. Ngừ vo o (V-) ni
xung GND, ngừ vo khụng o (V+) ni trc tip vo PC4 / U5 thụng qua R18 v C2.
Do ch cú 2 mc ỏp ra chõn PC4 l 0V hay 5V, ta dựng xung vuụng to tớn hiu õm
thanh ra loa.
Mch tng t cú a ch l Port PC4 / U9.

CON6
RS-232C
5
9

6 1
4 8
7
R20
22
C5
220uF
C3
0.1 uF
SPEAKER
PC4/U5
VII. BỘ ĐỆM DỮ LIỆU VÀ ĐỆM GIẢI MÃ

Dùng để đưa dữ liệu và các tín hiệu điều khiển ra cho các bài thí nghiệm. Lối vào
của Part C được nối tới ngõ ra của bộ đệm dữ liệu Part A trên thiết bị chính. Các kết nối
như sau:
- Đường chọn hướng truyền dữ liệu DIR nối vào
IOR
.
- Đường chọn linh kiện nối vào
CS .
Do đó khi đọc thì
IOR = 0 và CS = 0 cho phép linh kiện và hướng truyền dữ liệu
từ B → A (hướng từ ngồi vào thiết bị chính) .
Ngược lại khi ghi thì
CS = 0 và IOR = 1 nên hướng dữ liệu là từ A → B (hướng
từ thiết bị chính ra ngồi).

D3
D2
D1
D0
U13
74155
A
13
B
3
1G
2
1C
1
2G
14
2C
15
1Y0
7
1Y1
6
1Y2
5
1Y3
4
2Y0
9
2Y1
10

G
19
DIR
1
B1
18
B2
17
B3
16
B4
15
B5
14
B6
13
B7
12
B8
11
U12D
7404
9 8
CON4
1
2
3
4
CON5
1

3
Phoứng thớ nghieọm Vi xửỷ lyự Baứi thớ nghieọm Vi xửỷ lyự
Trang 15
Bng 1.9: a ch cỏc ngừ ra gii mó v d liu trờn b gii mó v m d liu

NGế RA A15-A13 A12-A4 A3 A2 A1 A0 A CH
0 0 0 0 310h
1Y0,2Y0 000 000110001 0 0 0 1 311h
0 0 1 0 312h
0 0 1 1 313h
0 1 0 0 314h
1Y1,2Y1 000 000110001 0 1 0 1 315h
0 1 1 0 316h
0 1 1 1 317h
1 0 0 0 318h
1Y2,2Y2 000 000110001 1 0 0 1 319h
1 0 1 0 31Ah
1 0 1 1 31Bh
1 1 0 0 31Ch
1Y3,2Y3 000 000110001 1 1 0 1 31Dh
1 1 1 0 31Eh
1 1 1 1 31Fh

Cht ra 1Y0, 2Y0 cú a ch t 310h ti 313Hh.
Cht ra 1Y1, 2Y1 cú a ch t 314h ti 317h.
Cht ra 1Y2, 2Y2 cú a ch t 318h ti 31Bh.
Cht ra 1Y3, 2Y3 cú a ch t 31Ch ti 31Fh.


exit:
mov ah,4Ch ;Kt thỳc chng trỡnh
int 21h
main endp
END main

- Ti du nhc DOS gừ lnh: tasm Led_uPTS.asm
- Nu chng trỡnh khụng cú li s to thnh file Led_uPTS.obj, tip tc gừ
lnh: tlink Led_uPTS.obj
-
Ta cú th to mt file .bat thc hin 2 quỏ trỡnh trờn (vớ d nh compiler.bat):
Ni dung file .bat nh sau (gi s dựng file compiler.bat):
tasm %1.asm
tlink /v %1.obj
Gừ lnh compiler.bat Led_uPTS thc hi
n dch chng trỡnh
- Chng trỡnh s to thnh file Led_uPTS.exe
- Ti du nhc DOS, gừ lnh Led_uPTS thc thi chng trỡnh va to.

Sa li chng trỡnh thc hin sỏng Led tun t t trỏi sang phi:

.model small
.stack 100h
.data
pa db 01h,02h,04h,08h,10h,20h,40h,80h
.code
main proc
mov ax,@data
mov ds,ax

push cx
mov cx,0FFFFh
loop $
pop cx
ret
delay endp
END main

Ngồi ra, ta có thể dùng hàm 0Bh của ngắt 21h để tạo vòng lặp vơ tận, chờ cho
đến khi nhấn phím bất kỳ sẽ kết thúc chương trình.
start:
mov ah,0Bh
int 21h
cmp al,0FFh
je exit
………

exit:
mov ah,4Ch
int 21h

Sinh viên thực hiện thay đổi dữ liệu để Led chạy theo một kiểu tùy ý: nhấp nháy 2
Led giữa 10 lần, sáng dầ
n các Led từ trái sang phải, …

II. KHẢO SÁT LOA

Loa nối với Port C của U5, để phát âm thanh ra Loa, ta phải gởi một chuỗi xung ra
loa có dạng như sau:



exit:
mov ah,4Ch
int 21h
main endp

;
speaker proc
push ax ; Lu li giỏ tr cỏc thanh ghi
push cx
push dx
mov cx,30 ; To 30 xung
speak:
mov dx,303h ; a ch CR
mov al,09h ; Set bit PC4 = 1
out dx,al
call delay

mov dx,303h
mov al,08h ; Reset bit PC4 = 0
out dx,al
call delay
loop speak

Phoứng thớ nghieọm Vi xửỷ lyự Baứi thớ nghieọm Vi xửỷ lyự
Trang 19
pop dx ; Ly li ni dung cỏc thanh ghi
pop cx
pop ax
ret


.model small
.stack 100h
.data
.code
main proc
mov ax,@data
mov ds,ax

mov al,82h
mov dx,303h
out dx,al Phoứng thớ nghieọm Vi xửỷ lyự Baứi thớ nghieọm Vi xửỷ lyự
Trang 20
mov al,0Bh
mov dx,303h
out dx,al
call delay1

mov al,0Fh
mov dx,303h
out dx,al
call delay1

mov al,0Dh
mov dx,303h
out dx,al
call delay1


;
delay1 proc
push cx
Phoứng thớ nghieọm Vi xửỷ lyự Baứi thớ nghieọm Vi xửỷ lyự
Trang 21
mov cx,0FFh
dlay1:
call delay
loop dlay1
pop cx
ret
delay1 endp

END main

- Vit chng trỡnh úng v ngt ln lt cỏc Relay 2,3, mi ln úng hay ngt
thỡ phỏt õm thanh ra loa.

IV. KHO ST CễNG TC NHN SW

Cụng tc nhn c ni vi Port B ca U5, khi nhn SW thi bit tng ng ca
Port B s = 0 cũn nu khụng nhn thỡ bng 1. Nh vy, mun kim tra cụng tc no c
nhn, ta phi kim tra bit tng ng ca Port B.
on chng trỡnh kim tra cụng tc nhn nh sau:

start:
mov dx,301h ; a ch Port B
in al,dx
and al,11110000b ; Che 4 bit thp

Nhn SW3: nhp nhỏy ng thi 2 Led 0 v 7 5 ln
Nhn SW4: tt cỏc Led, ngt RL1, RL2 v kt thỳc chng trỡnh.