Bộ môn kỹ thuật điện tử
Trường ĐHGTVT
Chương 4 Các sơ đồ cơ bản của tầng KĐ tín
hiệu nhỏ và mạch ghép
4.1 Nguyên tắc chung phân tích mạch KĐ
Khi phân tích sơ đồ của một tầng KĐ vấn đề cơ bản nhất là
chọn được cách biểu diễn thích hơp cho các phần tử tích
cực, với khu vực tín hiệu nhỏ, tần số thấp thường dùng sơ
đồ tương đương hình ∏ cho phép minh họa đầy đủ tính
chất vật lí của mạch hoặc sơ đồ tương đương mạng 4 cực.
Với tần số cao thường dùng sơ đồ tương đương Y vì xuất
hiện nhiều yếu tố điện dẫn kí sinh ảnh hưởng tới mạch
điện
Các tham số cơ bản khi phân tích tầng KĐ: Trở kháng
vào Zv; trở kháng ra Zr: hệ số KĐ dòng Ki; hệ số KĐ điện
áp Ku và hệ số KĐ công suất Kp
Bộ môn kỹ thuật điện tử
Trường ĐHGTVT
4.2 Phân tích sơ đồ EC
•
1. Chế độ tĩnh: Nhiệm vụ của tính toán chế độ tĩnh là
xác định điểm công tác tĩnh và giá trị các linh kiện
của mạch cung cấp.
•
Giả thiết biên độ điện áp ra yêu cầu Ur= 2V, dùng
BJT cóβ=100; UCER= 0.5V
•
Các bước thiết kế:
•
Bước 1: tính lương biến đổi điện áp ra trên C
ΔUc=2Ur=4V. Đồng thời điện áp tối thiểu trên C

động, tức:
•
UCo=Ucc-1/2.(Ucc-UE-UCER)= 8-1/2.(8-2-0,5)=5.25V
•
Bước 10: Tính Rc=(Ucc-UCo)/Ic= (8-5,25)/10‾
3
=
2,75kΩ~2,7kΩ.
•
Tính công suất tổn hao trên C của BJT: Pth=Ic(Uco-UE) =
10‾³(5,25-2) = 5,25mW <Pth cho phép của BJT
Bộ môn kỹ thuật điện tử
Trường ĐHGTVT
~
R2
R1
RE
RC
CE
Ct
Ur
Ip
UB
UE
Rn
Un
~
IB
Un
Rn

Hỗ dẫn S=h21e/h11e =β/rbe thay vào ta có:
•
Kutp = -S(Rc//rce)/(1+Rn/rbe)
•
Thường Rn<<rbe và rce >>Rc thì Kutp đạt giá trị cực đại: Kutp= Ku=
-SRc
•
Đồng thời rbe ~ βrd = β(UT/IE)~ β(UT/IC)
•
ở đây rd là điện trở khếch tán emitter=dUBE/dIE =UT/IE, UT=26mV
•
Vậy: Kutp ~ -ICRC/UT
•
Để hợp lí thường chọn ICRC lớn hơn nửa giá trị Ucc là vừa.
•
Ki =IC/IB = βIB(Rc//rce)/IBRc= β rce/(Rc+ rce)~ β
•
Zv = Rn+rbe
•
Zr = rce//Rc ~ Rc
Bộ môn kỹ thuật điện tử
Trường ĐHGTVT
•
3. Sơ đồ có HT âm dòng xoay chiều (ít dùng)
•
Để dễ tính toán ta thay rce và RE bằng Rco :
•
Trong đó:
•
Thay vào ta có:

)1(
])1([
Eben
E
ce
beEn
Eiben
ceco
RrR
R
r
rRR
RKrR
rr
++
+≈
++
+++
≈
β
Bộ môn kỹ thuật điện tử
Trường ĐHGTVT
•
Hệ số KĐ toàn phần:
•
Vậy HT âm làm giảm HSKĐ toàn phần g lần
với:
•
Nếu mạch có HT âm sâu, (1+β)RE>>rbe+Rn, ta
có:

+++
−≈
β
β
β
β
Eben
E
RrR
R
g
++
+=
β
1
E
c
E
coc
utp
R
R
R
rR
K
−≈−≈
//
β
β
≈

•
Cách phân tích các sơ đồ lặp Emitter (lặp cực nguồn)
và BC (GC) cũng tương tự
S
D
utp
R
SR
K
−=
DSSD
p
II
U
S
2
=
Dutp
SRK
−=
Bộ môn kỹ thuật điện tử
Trường ĐHGTVT
•
Các phương trình xác định tham số:
•
Zv=rbe+(1+β)(RE//Rt//rce)~β(RE//Rt)
•
Hệ số KĐ dòng:
•
Trở khá ng ra:

r
R
rR
Z //
)1(
)(
β
+
+
≈
SSs
gs
r
RR
S
R
r
Z
≈≈
+
=
//
1
//
1
β
T
cc
c
ben

4.7 Tổng quan ba sơ đồ cơ bản
dùng BJT và FET
Mạch
Tham số
EC CC
Lặp E
BC SC DC
Lặp S
GC
Ku
Ki
Zv
Zr
φ
L
L
TB
TB=>L
π
B
L
L
B
0
L
B
B
L
0
TB

Mạch BC và EC có HT âm dòng qua RE thường dùng lam
nguồn dòng, mạch lặp E dùng làm nguồn áp.
•
Mạch điều khiển bằng áp có cao hơn mạch điều khiển
bằng dòng
•
Trong phạm vi cao tần mạch BC có nhiều ưu điểm hơn
các mạch khác
t
f
Bộ môn kỹ thuật điện tử
Trường ĐHGTVT
4.8 Một số sơ đồ mở rộng
•
8.1 Sơ đồ Darlington
•
Được dùng trong mạch tích hợp, lặp emitter,
HSKĐ dòng không đủ lớn hoặc yêu cầu tăng
trở kháng vào.
•
Một số cách mắc cơ bản:
T
1
B
T
2
C
E
T
1

C
~β
1
β
2
(I
B1
+I
CBo1
)+I
CEo2
+I
CEo1
•
Các tham số cơ bản:
•
β= β
1
β
2
•
R
be
= r
be1
+(1+ β
1
)r
be2
bỏ qua r

~r
ce2
•
Hỗ dẫn của sơ đồ (β
1
=β
2
): S= h
21e
/h
11e
~ β
1
β
2
/2r
be1
= β
1
β
2
/2 β
1
r
be2
=S
2
/2
•
Vậy hỗ dân mạch darlington nhỏ hơn mạch đơn, do đó mạch

U
ra
U
V
U
cc
C
B
R
2
R
1
T
1
T
2
R
C
U’
ra
U
ra
U
V
U
cc
Rc1
Bộ môn kỹ thuật điện tử
Trường ĐHGTVT
4.10 Bộ Khếch đại vi sai

R
E
Ur1 Ur2
Uv1 Uv2
Ud
~
Bộ môn kỹ thuật điện tử
Trường ĐHGTVT
•
Chú ý: Bộ KĐVS là bộ KĐ mắc 2 mạch KĐ một chiều đối xứng
•
2 điện áp được KĐ là U
d
=U
v1
-U
v2
được KĐ lên K
ud
lần còn điện áp
vào có trị số bằng nhau (gọi là điện áp vào đồng
pha ) được KĐ K
cm
lần và K
ud
>>K
cm
•
HSKĐ hiệu:
•

21 vv
cm
UU
U
+
=
d
d
d
rr
ud
U
U
U
UU
K
=
−
=
12
Bộ môn kỹ thuật điện tử
Trường ĐHGTVT
•
Bảng 4.5 đưa ra các tham số đặc trưng của bộ KĐVS
đó là K
ud
(180, 9); K
cm
(-1/4, -1/4); G(CMRR: hệ số
nén tín hiệu đồng pha=K

be
=2.5k;
S
i
=40mA/V; S=2mA/V.
•
Các chú ý khi dùng bộ KĐVS:
•
1. Đặc tuến truyền đạt có độ dốc lớn nhất khi U
d
= U
BE1
-
U
BE2
=0
•
2. Miền KĐ tuyến tính giới hạn trong phạm vi –
U
T
<U
d
<+U
T
•
3. Bộ KĐVS trở thành mạch hạn biên khi |U
d
|>4U
T
.