LUÂÄN VĂN TỐT NGHIỆP

12

Toàn bộ các tín hiệu của 8085 có thể đïc phân thành 6 nhóm:
(1) Tuyến đòa chỉ
(2) Tuyến dữ liệu
(3) Các tín hiệu trạng thái và điều khiển
(4) Nguồn cung cấp và các tín hiệu tần số
(5) Các ngắt và các tín hiệu tần số
(6) Các cổng I/O nối tiếp
Hình 3: các nhóm hoạt động của 8085

I.1.1.2. Cấu trúc bên trong 8085:
8085ù bao gồm đơn vò logic và số học ALU (Arithmetic and Logic Unit),
đơn vò đònh thời và điều khiển (Timing and Control Unit) , bộ giải mã và thanh

OUT
28
21
19
12
30
29
33
34
32
31
11
18
35
39
36
21
21
1
2
5
4
6
7
8
9
10
40
20
ALE


Hình 4: Sơ đồ khối chức năng của 8085

I.1.2. Cấu trúc phần mềm:
Tập lệnh của 8085
Một lệnh (Instruction) là một mẫu nhò phân (binary pattern) được thiết kế bên
trong vi xử lý để thực hiện một chức năng cụ thể (Instruction set), xác đònh các chức
năng mà vi xử lý có thể thực hiện. Tập lệnh của 8085 có 74 lệnh (hơn 8080 hai
lệnh), các lệnh này có thể được phân thành 5 nhóm chức năng :
 Các hoạt động (sao chép) truyền dữ liệu
 Các hoạt động toán học
 Các hoạt động logic

Register
Instruction
Decoder
and
Machine
Cycle
Encoding
Flag
Flip Flops
Arithmatic
Logic
Unit
(8)
(ALU)
CLK
GEN
CLK OUT
READY
RD
WR
Control
Status
DMA
Reset
ALE S0 S1
IO/M
HOLD
HLDA
RESET IN
RESET OUT

W
Z
B
C
D E
H
L
Temp. Reg.
Temp. Reg.
Serial I/O Control
SID
SOD

LUÂÄN VĂN TỐT NGHIỆP

14

Lệnh một byte chứa mã hoạt động (Opcode) và toán tử (Operand) trong cùng
một byte.
Trong lệnh hai byte, byte thứ nhất nêu lên mã hoạt động và theo sau là toán tử.
Đối với lệnh ba byte, byte đầu tiên cho biết mã hoạt động, 2 byte theo sau là
dữ liệu (nội dung hoặc đòa chỉ) 16 bit.
I.2. IC NGOẠI VI 8255:
I.2.1. Cấu trúc:
I.2.1.1. Phần cứng:
8255 là một thiết bò I/O giao tiếp song song, nó có thể được lập trình để
truyền dữ liệu dưới các điều kiện khác nhau, từ I/O đơn giản đến I/O có ngắt. Nó
khá linh hoạt, đa năng và tinh tế (khi có nhiều cổng I/O được đòi hỏi), nhưng cũng
phức tạp. Nó là một thiết bò I/O phổ dụng có thể được sử dụng với hầu hết bất kỳ bộ
vi xử lý nào.

7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25

PA4
PA5
PA6
PA7
PA3
PA2
PA1
PA0
WR
CS
RESET
GND
Vcc
8255
Group
A
Port C
Upper
(4)
Group
A
Port C
Lower
(4)
Group
B
Port
B
(8)
Group

A1
A0
RESET
CS

RD

LUÂÄN VĂN TỐT NGHIỆP

15

Tên các chân Chức năng
D7 – D0 Data bus (Bi – Direction)
RESET Rest Input
CS\ Chip Select
RD\ Read Input
WR\ Write Input
A0, A1 Port Address
PA7 – PA0 Port A
PB7 – PB0 Port B
PC7 – BC0 Port C

Sơ đồ khối trên hình 5. trình bày hai cổng 8 bit (A và B) và hai cổng 4 bit (C
U

và C
L

của các cổng A và B.
LUÂÄN VĂN TỐT NGHIỆP

16
Hình 6: Cấu trúc từ điều khiển của IC ngoại vi 8255.
Căn cứ vào từ điều khiển của 8255, có thể klhởi tạo 8255 ở các mode 0 hoặc
mode 1 hoặc mode 2, và có thể xác đònh hướng vào ra dữ liệu cho mỗi port.
Để trao đổi thông tin với các ngoại vi (ở đây là các mô - đun vào ra) thông qua
8255, ba bước sau đây là cần thiết :


D
4

D
3

D
2

D
1

D
0

PORT B

1=INPUT
0=OUTPUT MODE SELECTION

0=MODE 0
1=MODE 1

PORT C (UPPE
R)


I.3.1. Cấu trúc 8279
I.3.1.1. Phần cứng:
8279 là một phương pháp phần cứng để giao tiếp với bàn phím ma trận và
hiển thò đa hợp. Bất lợi của phương pháp dùng phần mềm là vi xử lí bò bận trong lúc
kiểm tra và làm tươi hiển thò. 8279 sẽ thay thế vi xử lí đảm trách hai nhiệm vụ này.
8279 (Hình ) là một thiết bò dạng DIP _ 40, có hai phần chính : bàn phím và
hiển thò. Phần bàn phím có thể được nối với một ma trận tối đa 64 phím, sự gõ phím
được giải nẩy và mãphím được lưu trữ vào bộ nhớ FIFO bên trong (First _ In _ First _
Out : Vào trước, ra trước) , và một tín hiệu ngắt được phát ra mỗi lần gõ phím. Phần
hiển thò có thể cung cấp một hiển thò có quét tối đa 16 Led. Phần này có bộ nhớ
RAM 16 x 8, có thể được sử dụng đọc / ghi thông tin cho các mục đích hiển thò. Phần
hiển thò có thể được khởi tạo ở dạng ghi phải (right entry) hoặc ghi trái (left entry).
Tần số xung đồng hồ cấp cho 8279 tối đa là 3,125MHz
Hình 7: Sơ đồ chân logic của 8279
Bảng 3: Chức năng các chân IC 8279
Tên chân Số chân Mô tả và chức năng
DB0 – DB7 8 Bi-directional
databus:Đường dữ liệu 2
LUÂÄN VĂN TỐT NGHIỆP

18

chiều.
Tất cả các lệnh và dữ liệu
giữaCPU và 8279 được
truyền trên những đường
dữ liệu này.
CLK 1 Clock input: ngõ vào xung
clock. Xung clock có tần ố
tối đa là 3,125MHz.

19

IRQ 1 Interrupt Request: đường
tín hiệu yêu cầu ngắt
(output). Ngõ ra này sẽ ở
mức cao nế có dữ liệu ở
trong bộ nhớ FIFO hay
SensorRAM, ngõ ra này
sẽ ở mức thấp mỗi khicó
sự đọc bộ nhớ
FIFO/SensorRAM và
trởlại mức cao khi d4có dữ
liệu chứa trong RAM.
Vss, Vcc 2 Cấp nguồn 0Vvà +5V cho
8279.
SL0 – SL3 4 Scan lines: 4 đường scan
line nàycó thể giải mã ra
16 đường hay mã hóa
thành 1 đường, được dùng
để quét phím hay ma trận
cảm biến và hiển thò.
RL0 – RL7 8 Return line: được nối với
đường scan line thông qua
các phím hay công tắc
cảm biến. Ở chế độ quét
phím, sẽ kết hợp với các
đường scan lines tạo thành
mã của phím được nhấn.
SHIFT
CTRL/STB

trình chuyển đổi giữa các
số hay khi gặp lệnh xóa
hiển thò.
Sơ đồ khối logic (Hình 8) trình bày bốn phần chính của 8279 : bàn phím, quét,
hiển thò và giao tiếp vi xử lí. Các chức năng của các phần này được miêu tả như dưới
đây :

IR
BD
CL
RESE
DB0-
Data
Buffer
Control and
Timing
Registers
Timing
and
Control
Internal Data Bus (8)
Display
Address
Registers
16 x 8
Display
RAM
8 x 8
FIFO/Sensor
RAM

)
Khi A
0
ở mức cao, các tín hiệu được hiểu như là các từ điều khiển và trạng
thái. Khi A
0
ở mức thấp, các tín hiệu được hiểu là dữ liệu.
LUÂÄN VĂN TỐT NGHIỆP

21

Đường IRQ lên mức cao bất kì lúc nào việc ghi nhận dữ liệu vào FIFO. Tín
hiệu này được sử dụng để ngắt vi xử lí nhằm chỉ thò tính khả dụng của dữ liệu.

I.3.1.2. Lập trình cho 8279
Để có sử dụng 8279, cần biết các từ điều khiển của 8279.
8279 có tất cả tám từ điều khiển, tùy theo mục đích sử dụng mà sẽ chọn từ
điều khiển thích hợp.
 Đặt mốt hiển thò / bàn phím

MSB LSB
Mã 0 0 0 D D K K K

Trong đó, D D là mốt hiển thò và K K K là mốt bàn phím
D D
0 0 Hiển thò 8 kí tự 8 bit _ ghi trái
0 1 Hiển thò 16 kí tự 8 bit _ ghi trái
1 0 Hiển thò 8 kí tự 8 bit _ ghi phải
1 1 Hiển thò 16 kí tự 8 bit _ ghi phải



Bộ nhớ A
15
A
14
A
13
A
12
 A
0

Vùng đòa chỉ
bộ nhớ
0 0 0 0  0 0000
H

ROM1
0 0 0 1  1 1FFF
H

0 0 1 0  0 2000
H

ROM2
0 0 1 1  1 3FFF
H

0 1 0 0  0 4000
H

3 bit ứng với 6 trạng
thái của 6 vùng nhớ