i
BÀI TẬP CHƯƠNG TRANSISTOR HI ỆU ỨNG TRƯỜNG.
A. Câu hỏi phần Transistor hiệu ứng trường cổng tiếp giáp.
6.1. Giới thiệu về các JFET.
1. Ba điện cực của FET được gọi là . . .
a. Nguồn, cổng và máng;
b. Emitter, base và collector;
c. Emitter, máng, và base;
d. Nguồn, base, và máng.
2. Ký hiệu mạch nào sau đây là của JFET kênh N ?.
3. Dòng điện chảy qua kênh dẫn của một JFET được điều khiển bằng . . . . . .
a. Điện áp phân cực thuận giữa cổng và nguồn;
b. Điện áp phân cực thuận giữa cổng và máng;
c. Điện áp phân cực ngược giữa cổng và nguồn;
d. Dòng cổng chảy qua tiếp giáp cổng / nguồn.
4. Dòng máng của một JFET kênh N sẽ giảm xuống khi . . . . . . .
a. Điện áp cổng thay đổi theo chiều âm;
b. Điện áp cổng thay đổi theo chiều dương;
c. Dòng cổng tăng lên;
d. Dòng cổng giảm xuống.
5. Một số JFET có cấu trúc đối xứng, tức là có thể đổi lẫn nhau giữa . . . . .
a. Hai cực cổng và máng;
b. hai cực cổng và nguồn;
c. hai cực nguồn và máng;
d. hai cực bất kỳ.
6.2. So sánh JFET và BJT.
6. JFET khác với BJT bởi vì JFET . . . . . .
a. chỉ có thể khuyếch đại điện áp;
b. chỉ có thể khuyếch đại dòng điện;
c. là dụng cụ điều khiển bằng điện áp;
d. có trở kháng vào thấp.

DSS
; b. V
GS(off)
; c. V
GS(stop)
; d. g
m
.
11. Điện áp máng - nguồn khi dòng máng tr ở nên gần bằng hằng số được gọi là điện áp . . . . . .
a. Thắt [Pinch-off]; b. ngắt [cutoff]; c. bão hoà; d. không đổi.
12. Độ hổ dẫn khi điện áp cổng - nguồn bằng 0 là . . . . .
a. g
m0
; b. .g
m
; c. g
m(cổng)
; d. g
m
.
ii
6.4. Phân cực cho mạch khuyếch đại JFET nguồn chung.
13. Kiểu phân cực nào không được dùng cho mạch JFET ?.
a. Phân cực kiểu phân áp;
b. Phân cực kiểu hồi tiếp điện áp;
c. Phân cực nguồn;
d. tự phân cực.
14.Các mạch tự phân cực cần số lượng linh kiện ít nhất v à cũng có ưu điểm là . . . . .
a. Duy trì dòng máng không đổi khi có các thay đổi về các thông số của JFET;
b. Duy trì dòng cổng không đổi khi có các thay đổi về các thông số của JFET;

a. giảm; b. không thay đổi; c. tăng một ít; d. tăng lớn.
18. Trở kháng vào của mạch khuyếch đại nguồn chung bằng JFET l à . . . . . . . .
a. Thường cao hơn so với trở kháng vào của mạch khuyếch đại bằng BJT;
b. Bằng với trở kháng tín hiệu nối đất đối với cực cổng;
c. Dễ được điều chỉnh bởi sự thay đổi các điện trở nối với cực cổng;
d. Tất cả các trường hợp trên.
19. Trở kháng ra của mạch khuyếch đại JFET nguồn chung l à bằng với . . . . . . .
a. R
L
; b. R
d
; c. R
L
//R
d
; d. R
d
/ R
s
.
6.6. Phân tích các m ạch khuyếch đại bằng JFET.
20. Bài toán phân tích m ạch khuyếch đại JFET dễ dàng hơn nếu biết cặp thông số n ào sau đây ?.
a. I
DSS
, V
GS(off)
; b. g
m
, I
DSS

; c. R
d
; d. 10.
27. Chuyển mạch bằng JFET kiểu nối tiếp không ho àn hảo, nhưng với điều kiện điện trở tải phải lớn h ơn
nhiều so với điện trở . . . . . . . . . . th ì chuyển mạch sẽ cho chức năng đúng.
a. R
g
; b. R
DS(on)
; c. R
d
; d. R
DS(off)
.
28. Trong mạch chuyển mạch JFET kiểu song song, JFET được mắc . . . . . . . .
a. Nối tiếp với tải và song song với R
s
;
b. Nối tiếp với R
s
và song song với tải;
c. Nối tiếp với tải và nối tiếp với R
s
;
d. Song song với tải và song song với R
s
.
6.10. Sai hỏng trong các mạch JFET.
29. Trong mạch hình 6.37, điện áp DC trên cực cổng đo được là 0V, thì sai hỏng có trong mạch l à do:
a. Điện trở R

d. JFET bị hở mạch.
32. Ở mạch hình 6.38, nếu điện áp trên cực cổng là 2,8V và điện áp trên cực nguồn và cực máng là 6V, có
sai hỏng nào với mạch không?
a. JFET bị ngắn mạch cực máng với cực nguồn;
b. JFET hở mạch cực máng với cực nguồn;
c. điện trở R
g2
hở mạch;
d. mạch có chức năng phù hợp.
33. Ở mạch hình 6.38, nếu điện áp trên cực máng là 6V và điện áp trên cực nguồn là 5,9V, có sai hỏng nào
đối với mạch không ?
a. JFET bị hở mạch giữa cực máng và cực nguồn;
b. điện trở R
g1
hở mạch;
c. điện trở R
g2
hở mạch;
d. mạch có chức năng phù hợp.
34. Nếu nguồn tín hiệu có trở kháng nội là 5k và khi nối nguồn tín hiệu vào mạch hình 6.38, sẽ làm cho
máy phát quá tải, có sai hỏng nào trong mạch không ?
a. JFET bị hở mạch giữa cực máng và cực nguồn;
b. JFET bị ngắn mạch cổng và nguồn;
c. điện trở R
g2
hở mạch;
d. mạch có chức năng phù hợp.
35. Trong mạch hình 6.39, nếu mức điện áp điều khiển bằng 0V và mức điện áp tín hiệu trên tải bằng
80mV
đỉnh-đỉnh

phép tính).
2. Tính các mức điện áp DC ở mạch hình 6.41.
V
G
= . . . . . . . V
S
= . . . . . . . V
D
= . . . . . . . . V
DS
= . . . . . . . .
3. Tính trở kháng vào (z
in
), trở kháng ra (z
out
), hệ số khuyếch đại điện áp (A
v
), và mức điện áp ra (V
out
) ở
mạch hình 6.41.
z
in
= . . . . . . . z
out
= . . . . . . . A
v
= . . . . . . . . V
out
= . . . . . . . .

DS
.
V
G
= . . . . . . . V
S
= . . . . . . . V
D
= . . . . . . . . V
DS
= . . . . . . . .
vi
7. Tính trở kháng vào (z
in
), trở kháng ra (z
out
), hệ số khuyếch đại điện áp (A
v
), và mức điện áp ra (V
out
) ở
mạch hình 6.43.
z
in
= . . . . . . . z
out
= . . . . . . . A
v
= . . . . . . . . V
out

), và mức điện áp ra (V
out
) ở
mạch hình 6.44.
z
in
= . . . . . . . z
out
= . . . . . . . A
v
= . . . . . . . . V
out
= . . . . . . . .
10. Tính các giá trị tĩnh cho mạch hình 6.45.
V
D
= . . . . . . . V
S
= . . . . . . . V
G
= . . . . . . . . V
DS
= . . . . . . . .
11. Tính trở kháng vào (z
in
), trở kháng ra (z
out
), hệ số khuyếch đại điện áp (A
v
), và mức điện áp ra (V

= . . . . . . . .
13. Hình 6.47, là một mạch khuyếch đại JFET tự phân cực. Tính các giá trị sau:
V
G
= . . . . . . . V
S
= . . . . . . . V
D
= . . . . . . . . V
DS
= . . . . . . . .
z
in
= . . . . . . . z
out
= . . . . . . . A
v
= . . . . . . . . V
out
= . . . . . . . .
viii
14. Hình 6.48, là một mạch khuyếch đại JFET máng chung. Tính các giá trị sau:
V
G
= . . . . . . . V
S
= . . . . . . . V
D
= . . . . . . . .
z

a. Nghèo; b. T ăng cường; c. dẫn điện; d. c ục bộ.
5. Dòng máng có thể chảy qua một D - MOSFET khi đang hoạt động ở . . . . . . .
a. chỉ ở chế độ nghèo; b. ch ỉ ở chế độ tăng cường;
c. hoặc ở chế độ tăng cường hoặc ở chế độ nghèo; d. chỉ ở chế độ cục bộ.
6. Nếu một mạch khuyếch đại bằng D - MOSFET được thiết kế có mức điện áp phân cực bằng 0 giữa cổng
và nguồn, thì dòng máng tại điểm làm việc tĩnh sẽ bằng . . . . . .
a. 0mA; b. 10mA; c. I
DSS
; d. R
d
/ g
m
.
7. Ký hiệu mạch của D - MOSFET kênh P là . . . . . . .
7.3. E - MOSFET.
8. Ký hiệu mạch của E - MOSFET kênh N là . . . . . . .
9. Dòng máng có thể chảy qua một E - MOSFET khi đang hoạt động ở . . . . . .
a. chỉ ở chế độ nghèo; b. ch ỉ ở chế độ tăng cường;
c. hoặc ở chế độ tăng cường hoặc ở chế độ nghèo; d. chỉ ở chế độ cục bộ.
10. Mức điện áp cổng - nguồn cần thiết để làm cho dòng máng c ủa E - MOSFET bắt đầu chảy được gọi là . .
a. ngắt [cutoff]; b. chu ẩn bị dẫn [cut-on]; c. bão hoà [saturation]; d. ngưỡng [threshold].
11. Với điện áp cổng - nguồn bằng 0, thì mạch chuyển mạch E - MOSFET hoạt động như một mạch . . . . . .
a. đường dây dẫn điện; b. ngắn mạch; c. h ở mạch; d. điện trở thấp.
12. Khi mạch chuyển mạch E - MOSFET chuyển sang dẫn, thì điện trở giữa máng và nguồn sẽ thấp hơn so
với . . . . .
a. 1; b. R
DS(on)
; c. R
g
/ g

; d. V
GS(on)
.
18. Điện áp phân cực cổng - nguồn để có dòng máng chảy trong E - MOSFET là . . . . .
a. V
(BR)DSS
; b. I
DSS
; c. V
GS(th)
; d. V
GS(on)
.
7.6. Các ứng dụng của MOSFET.
19. Lý do khiến FET là dụng cụ lý tưởng để sử dụng ở các tầng đầu của máy thu là . . . . .
a. FET phát sinh nhiễu nội thấp hơn so với BJT.
b. không thể điều khiển hệ số khuyếch đại của FET bằng cách điều khiển điểm phân cực.
c. FET có thể làm việc ở nhiệt độ trên 500
o
C.
d. Cả a và b.
20. E - MOSFET là cấu kiện rất tốt để sử dụng trong các mạch chuyển mạch bởi v ì . . . . .
a. R
DS(on)
thường nhỏ hơn 10;
b. E - MOSFET thường hở mạch cho đến khi có tín hiệu điều khiển làm cho E - MOSFET dẫn;
c. Chỉ cần một mức công suất nhỏ cho mạch điều khiển;
d. Tất cả các trường hợp trên.
21. Nhiều tín hiệu có thể được truyền trên cùng một đường dây là do sử dụng . . . . .
a. ghép kênh theo thời gian;

d. mạch làm việc đúng.
26. Đối với mạch hình 7.33a, nếu điện áp trên cực máng là 16V và điện áp trên cực cổng là 0V, thì sai hỏng
có trong mạch là do:
a. Điện trở R
d
hở mạch;
b. Điện trở R
d
bị ngắn mạch;
c. Điện trở R
g
bị ngắn mạch;
d. mạch làm việc đúng.
27. Đối với mạch hình 7.33b, nếu điện áp trên cực máng là 6V và điện áp trên cực nguồn và cổng là 6V, thì
sai hỏng có trong mạch l à do:
a. Điện trở R
g
hở mạch;
b. Điện trở R
g
bị ngắn mạch;
c. MOSFET bị hỏng;
d. mạch làm việc đúng.
28. Tất cả các điện áp DC đo được trong mạch h ình 7.33b, đều phù hợp, nhưng điện áp tín hiệu trên cực
máng là gần bằng 0. Sai hỏng có trong mạch l à do:
a. Điện trở R
d
hở mạch;
b. Điện trở R
d

hãy xác định giá trị của V
GS(off)
và I
DSS
.
V
GS(off)
= . . . . . . . I
DSS
= . . . . . . . .
2. Tính V
G
, V
S
, V
D
, và V
DS
ở mạch hình 7.36, nếu I
DSS
= 10mA.
V
G
= . . . . . . . V
S
= . . . . . . . V
D
= . . . . . . . . V
DS
= . . . . . . . .

bằng 6mS.
z
in
= . . . . . . . z
out
= . . . . . . . A
v
= . . . . . . . . V
out
= . . . . . . . .
xiii
5. Tính V
G
, V
S
, V
D
, và V
DS
ở mạch hình 7.37, nếu I
DSS
= 2,5mA.
V
G
= . . . . . . . V
S
= . . . . . . . V
D
= . . . . . . . . V
DS

S
, V
D
, và V
DS
ở mạch hình 7.39, cho I
D(on)
= 2mA.
V
G
= . . . . . . . V
S
= . . . . . . .
V
D
= . . . . . . . V
DS
= . . . . . . .
9. Tính trở kháng vào (z
in
), trở kháng ra (z
out
), hệ số khuyếch đại điện áp (A
v
),
và mức điện áp ra (V
out
) ở mạch hình 7.39, nếu biết g
m
tại điểm tĩnh - Q bằng


, khi duy trì các điều kiện: R
S
= 500,
R
D
= 2k, R
in
= 100k, I
DQ
= 5mA, và V
DD
= 20V. Hãy xác định các thông số sau:
a) V
GSQ
; b) V
D
; c) V
DSQ
; d) R
1
+ R
2
. Dựa trên mạch ở hình P4.1.
4.2 Trong mạch ở hình 4.16a, khi có R
1
= 21k, R
2
= 450k, R
S

S
= 300, và V
DD
=
15V. Xác định các trị số của R
1
và R
2
cần thiết để transistor l àm việc ở mức 4mA khi V
GSoff
= - 4V và I
DSS
=
8mA. Tính hệ số khuyếch đại điện áp v à dòng điện của mạch khuyếch đại.
4.4 a) Thiết kế mạch khuyếch đại CS (h ình P4.1) sử dụng JFET kênh-p đáp ứng các thông số yêu cầu là A
v
= - 10 và R
in
= 20k. Giả thiết là điểm-Q được chọn tại I
DQ
= - 1mA, V
DSQ
= -10V, V
GSQ
= 0,5V.
b) Tính A
i
, R
1
, R

m
= 2300S. Xác định các trị số cho tất cả các cấu kiện c òn lại.
4.7 Thiết kế mạch khuyếch đại CS sử dụng JFET k ênh-n cho
kiểu mạch như ở hình P4.4, với
A
v
= - 1, V
DD
= 12V, R
L
= 1k,
R
in
= 15k, I
DSS
= 10mA, và
V
GSoff
= - 4V. Sử dụng I
DQ
= I
DSS
/ 2.
4.8 Thiết kế mạch khuyếch đại CS sử dụng JFET k ênh-n khi có R
L
= 4k, A
v
= - 3, và R
in
= 50k. Giả sử là transistor sử dụng có V

= V
DD
/2. Xem
mạch ở hình P4.4.
4.10 Thiết kế mạch khuyếch đại bằng JFET k ênh-p CS với A
V
= - 4, A
i
= -
40, R
L
= 8k, và V
DD
= - 16V. Transistor đư ợc chọn có V
GSoff
= 3V và I
DSS
= -
7mA, sử dụng I
DQ
= 0,3I
DSS
và V
DSQ
= V
DD
/2. Sử dụng mạch ở h ình P4.4. Xác
định công suất định mức của transistor.
4.11 Thiết kế mạch khuyếch đại bằng JFET k ênh-p CS với tải là 5k, sử
dụng mạch ở hình P4.4. Cho V

DQ
= 10mA, V
DD
= 20V. Tham khảo mạch ở hình P4.3.
4.14 Phân tích mạch khuyếch đại bằng JFET k ênh-n CS như mạch ở hình P4.5, khi có tải là 20k, R
D
=
8k, V
DD
= 24V, và R
in
= 50k. Chọn điểm-Q có V
GSQ
= - 1,5V, V
DSQ
= 12V, I
DQ
= 1mA, và g
m
= 2,83mS.
Hãy tính tất cả các trị số của cấu kiện, A
i
, và A
v
.
4.15 Nếu R
S
ở mạch hình P4.4, được rẽ mạch bằng tụ, th ì hệ số khuyếch đại điện áp l à bao nhiêu ? Giả sử
rằng điểm-Q đã được chọn để có g
m

= 120k.
4.17 Cho mạch hình P4.6, giả sử rằng R
S
được rẽ mạch bằng một tụ điện. V
DD
= 15V, R
D
= 2k, R
L
= 3k,
R
S
= 200, R
1
= 500k, I
DSS
= 8mA, và V
GSoff
= - 4V. Hãy xác định A
v
, A
i
, R
in
, và điểm-Q cho mạch
khuyếch đại.
4.18 Cho mạch hình P4.6, giả sử rằng V
DD
= 20V, R
D

=
10mA, và V
GSoff
= - 5V. Hãy xác định điểm-Q, A
v
, A
i
, R
in
, và cho mạch khuyếch đại.
4.20 Cho mạch khuyếch đại CS nh ư ở hình P4.1, sử dụng JFET có I
DSS
= 2mA, và g
m0
= 2000S. Nếu trị số
của R
D
= 10k, R
L
= 200, thì hệ số khuyếch đại điện áp A
v
là bao nhiêu đối với các giá trị của V
GSQ
sau
đây ?
a) – 1V; b) – 0,5V; c) 0V.
4.21 Mạch khuyếch đại CS ở h ình P4.6, với transistor có V
GSoff
= - 4V, I
DSS

DQ
= 2mA, và g
m
= 4000S.
4.23 Cho mạch như ở hình P4.7, có R
i
= 50k, R
1
= 100k, R
2
= 800k, R
D
= 4k, R
L
= 6k, R
S
= 200,
và V
DD
= 20V, xác định các thông số sau khi sử dụng FET có V
DSQ
= 6V, g
m
= 2,5mS:
a) I
DQ
, V
GG
, và V
GSQ

, R
in
, và A
i
.
4.25 Thiết kế mạch khuyếch đại lặp lại cực nguồn ( SF) bằng JFET kênh-p như ở hình P4.8, với R
in
= 20k,
để nhận được hệ số khuyếch đại điện áp A
v
gần bằng 1. Tính A
i
, R
1
, R
2
, và R
S
. Sử dụng họ đặc tuyến cho ở
hình P4.2.
xvii
4.26 Lặp lại bài tập 4.25, khi có tải l à 20k được ghép tụ với mạch khuyếch đại.
4.27 Thiết kế mạch khuyếch đại bằng MOSFET kiểu máng chung (CD) khi có R
L
= 100, A
i
= 200, và R
in
= 100k. Sử dụng transistor có V
GSoff

DSQ
= 8V, I
DQ
= 5mA,
V
GSQ
= - 1V, và g
m
= 4mS. Xác định các điện trở, hệ số khuyếch đại điện áp v à vẽ mạch khi V
DD
= 10V.
4.30 Lặp lại bài tập 4.29 nhưng với transistor khác với giá trị của các thông số l à: V
GSoff
= - 3V, I
DSS
=
10mA.
4.31 Thiết kế mạch như ở hình 4.21, khi có V
DD
= 16V và R
L
= 8k. Sử dụng transistor có V
GSoff
= - 3,33V,
I
DSS
= 10mA. Xác định toàn bộ trị số của cấu kiện, A
i
, và A
v