Khoa Điện – Điện Tử. Kỹ thuật mạch Điện Tử I
BÀI GIẢNG TĨM TẮT MƠN: ĐIỆN TỬ I
Người soạn: TS. Phạm Hồng Liên.
Giáo trình chính: Mạch Điện Tử 1 – Lê Tiến Thường, ĐHBK – Tp.HCM.
Chương 1: Diode bán dẫn.
I. Diode chỉnh lưu:
1- Quan hệ giữa điện áp và dòng điện của Diode (H2-1):







−






= 1
nKT
qV
expIi
D
0D
(1-1)
i
D
: Dòng điện trong Diode (A).



≈






−








=
T
D
0
T
D
0D
nV
V
expI1
nV
V

1DDS
RIVV +=
(1-5)
Phương trình đường tải xoay chiều của Diode (ACLL)
-1- Tóm Tắt Bài Giảng. -1-
Khoa Điện – Điện Tử. Kỹ thuật mạch Điện Tử I

)R//R(ivv
L1dds
+=
(1-6)
Từ (1-5) và (1-6) trên hệ tọa độ tổng qt ta có:

DQdDDQdD
Iii&Vvv +=+=
(1-7)
Với:
 V
D
và i
D
là thành phần tức thời của điện áp và dòng điện.
 V
DQ
và I
DQ
là các giá trị một chiều của điện áp và dòng điện.
 v
d
và i

π
=
maxL
DC
V2
V
(1-10)
4- Mạch lọc: (H2-9a,b)
Khi có tụ C mắc song song với R
L
trong các mạch chỉnh lưu ta có quan hệ giữa
điện áp trung bình trên tải với biên độ điện áp đầu vào và điện trở R
L
và tụ điện C như
sau:

max
L
LDC
maxDC
V
1CfR4
CfR4
fC4
I
VV





dV
r
Z
d
=
(1-13)
Diode Zener lý tưởng được coi có r
d
≈ 0Ω.
Điện trở tĩnh:
Z
Z
t
I
V
R =
(1-14)
Hệ số ổn định:

d
t
Z
Z
Z
Z
ZZ
ZZ
r
R
I

 I
Zmax
khi I
Lmin
và V
Smax
Từ (1-16) và (1-17) tùy từng trường hợp cụ thể mà ta có thể suy ra các hệ
phương trình khác nhau.
Ví dụ nếu R
i
= const thì ta có hệ phương trình:
(V
Smin
– V
Z
)(I
Lmin
+ I
Zmax
) = (V
Smax
– V
Z
)(I
Lmax
± I
Zmin
) (1-18)
Ví dụ nếu R
i

+ V
Z
= I
max
R
i
+ V
Z
(1-20)
Chú ý vì V
L
= V
Z
≈ const nên khi I
L
thay đổi ta có:

maxL
Z
minL
I
V
R =
(1-21)
-3- Tóm Tắt Bài Giảng. -3-
Khoa Điện – Điện Tử. Kỹ thuật mạch Điện Tử I

minL
Z
maxL

E
= I
C
+ I
B
(2-2)
suy ra I
B
= (1-α)I
E
– I
CBO
(2-3)
⇒
β
≈−
β
=−






α
α−
=
C
CBO
C

+ I
CQ
(R
C
+ R
E
) (2-6)
-5- Tóm Tắt Bài Giảng. -5-
S l ng đi n t t i đ c Collectorố ượ ệ ử ớ ượ
S l ng đi n t phát đi t c c Emitterố ượ ệ ử ừ ự
α =
V
CEQ
+
-
R
E
I
CQ
+V
CC
R
C

Khoa Điện – Điện Tử. Kỹ thuật mạch Điện Tử I
⇒
CQ
CEQCC
EC
I

C
I
VV
R
−
=
(2-7’)
2- Mạch phân cực Base:
a- Mạch định dòng Base:
Ta có: R
b
I
BQ
+ V
BE
+ I
EQ
R
E
= V
CC
(2-8)
V
BE
là điện áp mở của Transistor, còn ký hiệu là V
γ
như H2-2 chương 1. V
BESi
≈ 0,7v và V
BEGe

≈
+β
+
−
=
vì V
CC
>>0,7v (2-9)
Phương pháp này ít được dùng do dòng I
BQ
phụ thuộc nhiều vào nhiệt độ.
Phương pháp này chỉ được dùng đối với mạch mắc Collector chung để nâng cao trở
kháng vào.
b- Mạch định áp Base: (H2-3)
-6- Tóm Tắt Bài Giảng. -6-
I
BQ
R
b
I
CQ
+V
CC
R
C
R
E
i
i
R

Ta có:
CC
21
1
BB
V
RR
R
V
+
=
(2-10)
21
21
b
RR
RR
R
+
=
(2-11)
BBCC
CC
b
CC
BB
b1
VV
V
R

= 0, suy ra:
BBEEQBEBQb
VRIVIR =++
(2-15)
⇒
β+
+
−
=≈
1
R
R
7,0V
II
b
E
BB
EQCQ
coi V
BE
= 0,7v (2-16)
Thay vào (2-14) ta tính được V
CEQ
.
Thơng thường khi thiết kế ta thường chọn R
E
>> (1-α)R
b
để ổn định dòng I
EQ

b
E
EE
EQ
+β
+
−
=
với V
BE
= 0,7v (2-19)
-7- Tóm Tắt Bài Giảng. -7-
R
b
I
BQ
+V
CC
R
C
R
E
-V
EE
I
EQ
Khoa Điện – Điện Tử. Kỹ thuật mạch Điện Tử I
Phương trình tải DC trong trường hợp này sẽ là:
V
CC

1
, R
2
.
Từ đồ thị (H3-2), ta thấy sóng ra sẽ lớn nhất khi:

ACDC
CC
ƯCQT
maxcm
RR
V
II
+
==
(2-21)

AC
TƯCQTƯCE
maxcm
RIVV ==
(2-22)
Với sơ đồ (H3-1) ta có: R
AC
= R
DC
= R
C
+ R
E

)
 Nếu I
CQ
< I
CQTƯ
thì I
cm
= I
CQ
.
 Nếu I
CQ
> I
CQTƯ
thì I
cm
= i
CQmax
– I
CQ
.
-8- Tóm Tắt Bài Giảng. -8-
Khoa Điện – Điện Tử. Kỹ thuật mạch Điện Tử I
b- Có C
E
, khơng có C
C
(Tụ Bypass Emitter) (H2-5)
Chế độ tối ưu:
R

CCC
AC
TƯCQTƯCEQ
maxcm
R
R
2
V
RR2
RV
RIVV
+
=
+
===
(2-26)
Chế độ bất kỳ: được tính tốn theo các cơng thức (2-10, 11, 14, 16) và đặc
tuyến tải AC được vẽ như sau:
( )
CEQCE
AC
CQC
Vv
R
1
Ii −−=−
(2-27)
Cho V
CEQ
= 0 ⇒

i
C
(mA)
i
Cmax1

ACDC
CC
RR
V
+








−
AC
TƯ
R
1
ACLL
0
I
CQTƯ



2V
CETƯ
Khoa Điện – Điện Tử. Kỹ thuật mạch Điện Tử I
c- Khơng có C
E
, có C
C:
Chế độ tối ưu:
ECDC
RRR +=
LC
LC
EAC
RR
RR
RR
+
+=
Thay vào (2-21) ta được:
LC
LC
EC
CC
TƯCQ
maxCm
RR
RR
R2R
V
II

++
+
=
+
=
(2-32)
LC
LC
EC
CC
LC
LC
LmaxLmmaxLm
RR
RR
R2R
V
RR
RR
RIV
+
++
+
==
(2-33)
Chế độ bất kỳ như trên nhưng chú ý:
 I
CQ
< I
CQTƯ

= I
Lm
R
L
. (2-35)
d- Có C
E
, có C
c
: (tụ ghép vơ hạn) (H2-6)
ECDC
RRR +=
LC
LC
AC
RR
RR
R
+
=
thay vao (2-21) ta được:
-10- Tóm Tắt Bài Giảng. -10-
C
C→∞
R
L
i
i
i
L

EC
CC
TƯCEQ
maxCm
RR
RR
RR
RR
RR
V
VV
+
×
+
++
==
(2-37)
LC
LC
EC
CC
LC
C
maxCm
LC
C
maxLm
RR
RR
RR

++
+
==
(2-39)
Chế độ bất kỳ xác định như trên.
So sánh 4 trường hợp trên ta nhận thấy tác dụng của các tụ C
E
và C
C
là làm tăng
biên độ dòng điện ra và điện áp ra (so sánh các cơng thức (2-21), (2-25), (2-30) và (2-
36)).
e- Tính tốn cơng suất:
 Cơng suất nguồn cung cấp:
P
CC
= V
CC
I
CQ
(2-40)
 Cơng suất trung bình tiêu tán trên tải:
L
2
Lm
L
2
LmL
R
V

Còn đối với trường hợp c và d thì do R
C
≠ R
L
nên ta có:
L
2
maxLmmaxL
RI
2
1
P =
(2-43)
 Cơng suất tiêu tán trên Collector:
2
I
RI)RR(PP
2
Cm
AC
2
CQECCCC
−+−=
(2-44)
-11- Tóm Tắt Bài Giảng. -11-
Khoa Điện – Điện Tử. Kỹ thuật mạch Điện Tử I
 Hiệu suất:
CC
L
P

LE
CAC
RR
RR
RR
+
+=
thay vào cơng thức (2-21), (2-22) ta sẽ có:
LE
LE
EC
CC
TƯCQ
maxEm
RR
RR
RR2
V
II
+
++
=≈
(2-48)








C
C
E→∞
R
L
+V
CC
R
C
R
E
R
1
-V
EE
V
L
R
b
C
C
C
E→∞
R
L
+V
CC
R
C
R

=
thay vào cơng thức (2-21), (2-22) ta sẽ có:
LE
LE
EC
CC
TƯCQ
maxEm
RR
RR
RR
V
II
+
++
=≈
(2-50)








+
×
+
++
==

maxCmLmaxLmmaxLm
RR
RR
IRIV
+
==
(2-53)
 Chế độ bất kỳ: Tính theo các cơng thức được xây dựng trong phần mạch
phân cực cho Transistor.
Đặc tuyến tải một chiều DCLL và đặc tuyến tải xoay chiều ACLL được
vẽ tương tự như trong mạch khuếch đại Emitter Common.
3- Bộ khuếch đại mắc Base chung:
 Chế độ tối ưu:
CDC
RR =
LC
LC
AC
RR
RR
R
+
=
Thay vào (2-21), (2-22) ta được:
-13- Tóm Tắt Bài Giảng. -13-
V
i
+
-
R

+
==
(2-54)








+
×
+
+
===
LC
LC
LC
LC
C
CC
AC
TƯCQTƯCEQ
maxCm
RR
RR
RR
RR
R

khơng thay
đổi.
Nếu sự thay đổi I
CBO
, V
BE
và β là nhỏ thì biến xét I
CQ
sẽ là hàm tuyến tính theo
các biến khác.
I
CQ
= I
CQ
(I
CBO
, V
BE
, β) (3-1)
 Thừa số ổn định dòng điện:
E
b
CBO
CQ
I
R
R
1
I
I







β
=
β∆
∆
=
β
E2b
Eb
1
1CQCQ
R1R
RR
II
S
(3-4)
Với
1CQ2CQCQ12
III& −=∆β−β=β∆
(3-5)
Khi đó sự thay đổi của I
CQ
sẽ được tính bằng cơng thức:
β∆+∆+∆=∆
β

R
1
I
R
R
1
(3-6)
Chú ý ∆V
BE
thường có giá trị âm.
Chương IV. Thiết kế và phân tích tín hiệu nhỏ tần số thấp.
-15- Tóm Tắt Bài Giảng. -15-
Khoa Điện – Điện Tử. Kỹ thuật mạch Điện Tử I
I. Các thơng số Hybrid:
 Trở kháng vào khi ngắn mạch tải:
0v
i
v
h
2
1
1
i
=
=
 Độ lợi điện áp ngược khi hở mạch nguồn:
0i
v
v
h

ie
, h
ib
, h
ic
,
II. Cách mắc Emitter chung:
Trở kháng vào khi ngắn mạch tải:
EQ
T
feie
I
V
mhh =
(4-1)
Trong đó: - V
T
=25mV ở 300
0
K (27
0
C) (4-2)
- m = 1 ÷ 2 phụ thuộc vào chất bán dẫn. Ví dụ BJT Silic có m = 1,4
khi đó:
EQ
T
feie
I
V
h4,1h =

A
+
−=
+
−===
(4-4)
Nếu h
ie
<< R
b
ta có A
imax
= -h
fe
(4-5)
 Trở kháng vào:
ie
ieb
ieb
i
h
hR
hR
Z ≈
+
=
nếu h
ie
<< R
b

C
i
b
b
L
i
L
i
R//r
h
1
1
RR
R
h
hR//r
R//r
h
RR
R
i
i
i
i
i
i
A
+
+
−=

(4-10)
 Trở kháng ra:
CC
oe
o
RR//
h
1
Z ≈








=
(4-11)
* Đối với H4-17 ta có:
 Hệ số khuếch đại dòng điện:
( )
( ) ( )
Efeiebi
bi
fe
RC
C
i
b

 Trở kháng vào:
( )
[ ]
Efeiebii
Rh1h//R//rZ
++=
(4-13)
 Trở kháng ra:
Co
RZ =
(4-14)
Sơ đồ EC hay được dùng nhất do có A
i
, A
v
lớn
III. Cách mắc Base chung:
Từ mạch H4-9, H4-10, và H4-11 các tham số của cách mắc Base chung (BC) có
thể đưa về các tham số của cách mắc Emitter chung (EC) như sau:
 Trở kháng vào khi ngắn mạch tải:
fe
ie
ib
h1
h
h
+
=
(4-15)
 Độ lợi dòng điện thuận khi ngắn mạch tải:

b
= V
be
+ i
E
R
E
(4-18)
V
be
= i
b
h
ie
(4-19)
V
E
= i
E
R
E
= i
b
(1 + h
fe
)R
E
(4-20)
Suy ra:
V

V
V
i
i
V
V
V
A ==
(4-22)
Efe
b
E
R)h1(
i
V
+=
(4-23)
Efeieb
b
R)h1(h
1
V
i
++
=
(4-24)
Gọi:
[ ]
Efeieb
'

bi
'
b
Efeie
Efe
i
E
v
Rr
R
R)h1(h
R)h1(
V
V
A
+++
+
==
(4-27)
với R’
b
theo (4-25).
Trở kháng vào của sơ đồ H3-7 : Z
i
= h
ie
+ (1 + h
fe
)R
E

trở kháng với loa. Nó cũng hay được dùng trong các bộ khuếch đại thuật tốn (KĐTT).
-19- Tóm Tắt Bài Giảng. -19-
Khoa Điện – Điện Tử. Kỹ thuật mạch Điện Tử I
Chương V: Transistor hiệu ứng trường.
I. Lý thuyết hoạt động của JFET:
V
DS
: điện áp giữa cực máng và cực nguồn.
V
DS (tại điểm nghẽn)
= V
p
= V
po
+ V
GS
(5-1)
 V
po
: điện thế nghẽn được tra trên đồ thị.
 V
GS
: điện áp giữa cực cổng và cực nguồn.
Điện thế đánh thủng Breakdown là một hàm của điện áp GS:
GSDSSDSX
VBVBV +=
(5-2)
Trong đó BV
DSS
là điện thế Breakdown ứng với V

2
V
V3
1II
với V
GS
< 0 (5-3)
I
po
: dòng điện nghẽn được tra trên đồ thị.
Từ (5-3) ta thấy:
 Khi V
GS
= 0 ta có: I
D
= I
po
(5-4)
 Khi V
GS
= -V
po
ta có: I
D
= 0 (5-5)
II. Lý thuyết hoạt động của IGFET:
Điện áp giữa cực máng và cực nguồn:
V
DS(tại điểm nghẽn)
= V

 Khi V
GS
= 0 ta có: I
D
= I
po
(5-9)
 Khi V
GS
= -V
po
ta có I
D
= 0 (5-10)
-20- Tóm Tắt Bài Giảng. -20-
Khoa Điện – Điện Tử. Kỹ thuật mạch Điện Tử I
III. Giải tích đồ thị và phân cực:
1- Phân cực JFET:
Phương trình tải DC (DCLL): V
DD
= V
DS
+ I
D
(R
d
+ R
S
) (5-11)
Do I

+
=
(5-14)
Theo định luật KII ∑V
kín
= 0 ta có:
I
G
(R
b
+ R
3
) + V
GS
+ I
D
R
S
= V
GG
(5-15)
Do I
G
≈ 0 nên ta có:
SDDD
21
1
SDGGGS
RIV
RR

tiểu hóa sự phụ thuộc vào nhiệt độ của tĩnh điểm.
IV. Giải tích tín hiệu lớn, sự sái dạng:
Đối với IGJET:

2
po
GS
poD
V
V
1II








+=
(5-20)
Đưa tín hiệu AC vào cực cổng:
-21- Tóm Tắt Bài Giảng. -21-
Khoa Điện – Điện Tử. Kỹ thuật mạch Điện Tử I
tcosVVvVV
0imGSQiGSQGS
ω+=+=
(5-21)
Thay (5-21) vào (5-20) ta được:
  

V
V
1I2
V
V
2
1
V
V
1I ω+ω








++
















+=
(5-23)
Khi V
im
<< V
GSQ
+ V
po
thì sự dịch chuyển của dòng DC có thể bỏ qua.
Hệ số méo hài bậc 2:
20
V
log20
V
V
14
V
V
log20D
im
po
GSQ
po
im
2
=

Từ H5-1 ta có:
 Điện trở r
gs
:
∞→
∂
∂
=
Q
i
r
g
GS
gs
(5-25)
 Độ xun dẫn:








+=
∂
∂
=
po
GSQ

I
1
Q
i
V
r ≈
∂
∂
=
(5-28)
 Hệ số khuếch đại:
dsm
GS
DS
rg
QV
V
=
∂
∂
=µ
(5-29)
-22- Tóm Tắt Bài Giảng. -22-
Khoa Điện – Điện Tử. Kỹ thuật mạch Điện Tử I
1) Bộ khuếch đại cực nguồn chung: H5-17
Trở kháng vào nhìn từ nguồn: Z
i
= R
3
+ (R

V
V
V
V
V
V
A −≈














+
+
−===
(5-32)
với r
i
<< R
3
+ (R

2
V
V
DD
SQ
=
do đó R
S1
<< R
S2
.
Trở kháng tra nhìn từ điện trở nguồn R
S
:
1
rds
Z
o
+µ
=
(5-35)
Hệ số khuếch đại điện áp:
1
R
V
V
A
S
g
S

=
do R
S1
<< R
S2
(5-37)
Mạch tách pha H5-6 có
d
02
S
01
R
V
R
V
−=
(5-38)
 Hệ số khuếch đại điện áp: A’
1
≈ 1 (5-39)
 Trở kháng ra:
1
R
g
1
1
Rr
Z
d
m

-23- Tóm Tắt Bài Giảng. -23-
Khoa Điện – Điện Tử. Kỹ thuật mạch Điện Tử I
 Hệ số khuếch đại:
1
Rr
r
R
V
V
A
dds
i
d
i
d
V
+µ
+
+
==
(5-43)
-24- Tóm Tắt Bài Giảng. -24-
Khoa Điện – Điện Tử. Kỹ thuật mạch Điện Tử I
Chương VI: Mạch Transisrtor ghép liên tầng
1) Transistor ghép Cascading:
a) Tầng E.C-E.C: H6-1
Độ lợi dòng điện:




1b
'
1b
2ie
'
2b
'
2b1fe
L2C
2C2fe
i
1b
1b
2b
2b
L
i
L
i
hR
R
hR
Rh
RR
Rh
i
i
i
i
i

(6-3)
Nếu trong H1-1 khơng có C
E1
và C
E2
thì:








++








++
−






i
//R
b1
//[h
ie1
+ (1 + h
fe1
)R
E1
] (6-5)
Z
o
= R
c2

b) Tầng E.C-C.C hình bài tập 6-3
Độ lợi dòng điện:
( ) ( )








+




L
i
hR
R
R//RhhR//R
R//R
RR
Rh
i
i
i
'i
'i
i
i
i
A
(6-6)
Z
i
= R
b1
//h
ie1
(6-7)






fe2
R
L
h
fe2
h
ie2
i
b1
i
i
i
L
’
R
b2
V
L
R
b1
R
C1
i
b2