Trýờng Ðại Học SPKT Hýng yên Ðồ Án Tích Hợp Mức I
Khoa Ðiện_Ðiện Tử
TÊN ĐỀ TÀI: ĐỒNG HỒ HIỂN THỊ THỜI GIAN THỰC TRÊN LCD
CÓ HẸN GIỜ
1.Yêu cầu đề tài:
- Sử dụng vi điều khiển 89C51
- Chương trình điều khiển có thể thay đổi được.
2. Nội dung cần hoàn thành:
- Tính toán, lựa chọn các thông số kỹ thuật cho mạch
- Chế tạo mô hình
- Sản phẩm đáp ứng được yêu cầu mỹ thuật ,kỹ thuật
- Quyển thuyết minh đề tài ,các bản vẽ, sơ đồ ,…mô tả đầy đủ nội dung
đề tài.
3. Sản phẩm:
- 01 cuốn thuyết minh.
- Mô hình phần cứng.
Giáo viên hướng dẫn :Đặng Văn Khanh.
-Ngày giao đề tài:
-Ngày hoàn thành:
Trang: 1
Trýờng Ðại Học SPKT Hýng yên Ðồ Án Tích Hợp Mức I
Khoa Ðiện_Ðiện Tử
NHẬN XÉT CỦA GIÁO VIÊN HƯỚNG DẪN
…………………………………………………………………………………
…………………………………………………………………………………
…………………………………………………………………………………
…………………………………………………………………………………
…………………………………………………………………………………
…………………………………………………………………………………
…………………………………………………………………………………
…………………………………………………………………………………

…………………………………………………………………………
…………………………………………………………………………
…………………………………………………………………………
…………………………………………………………………………
…………………………………………………………………………
…………………………………………………………………………
…………………………………………………………………………
Hưng Yên, Ngày….tháng….năm 2011
Giáo viên phản biện Mục Lục
Trang: 3
Trýờng Ðại Học SPKT Hýng yên Ðồ Án Tích Hợp Mức I
Khoa Ðiện_Ðiện Tử
Trang: 4
Trýờng Ðại Học SPKT Hýng yên Ðồ Án Tích Hợp Mức I
Khoa Ðiện_Ðiện Tử
LỜI NÓI ĐẦU
Ngày nay với sự phát triển không ngừng công nghệ khoa học kỹ thuật, việc
ứng dụng các thành tựu khoa học vào cuộc sống ngày càng mạnh mẽ dần giải
thoát lao động chân tay cho con người. Ngàng công nghệ kỹ thuật điện tử là
một trong những ngành phát triển với tốc độ chóng mặt với rất nhiều ứng
dụng rộng rãi trong cuộc sống hàng ngày. Từ hệ thống internet toàn cầu đến
những dây chuyền sản xuất tự động hóa hiện đại và những thiết bị điện tử dân
dụng rất tiện ích và đa dạng.
Sau một thời gian học tập trên giảng đường của trường Đại Học Sư
Phạm Kỹ Thuật Hưng Yên,chúng em đã được tiếp cận với những kiến thức
khoa học và công nghệ hiện đại. Cùng với kinh nghiệm thực tế, chúng em đã
có cơ hội chuyển những kiến thức lý thuyết đã học được thành sản phẩm thực

trình
bày việc ứng dụng vi điều khiển để hiển thị, báo giờ thời gian thực
trên
LCD.
1.2. Sơ đồ khối
KHỐI HIỂN THỊ
KHỐI VI ĐIỀU KHIỂN
CHUÔNG BÁO
KHỐI THỜI GIAN THỰC
KHỐI HIỆU CHỈNH
1.3. Chức năng các khối
+ Khối điều chỉnh gồm 4 nút nhấn để đặt, hiệu chỉnh và hẹn thời
gian.
+ Khối hiển thị là
LCD.
+ Khối điều khiển sử dụng vi điều khiển AT89C51 điều khiển toàn bộ
Trang: 6
Trýờng Ðại Học SPKT Hýng yên Ðồ Án Tích Hợp Mức I
Khoa Ðiện_Ðiện Tử
các hoạt
động
chính của mạch : nhận tín hiệu điều khiển của khối điều
chỉnh và tìn hiệu của từ con
thời
gian thực xuất ra khối hiển thị và chuông
báo.
+ Khối chuông báo là một chuông hoặc còi điện để báo hẹn
giờ.
+ Khối thời gian thực là
DS1307.

Atmel

sản

xuất,

chế

tạo

theo

công
nghệ

CMOS

có

các

đặc

tính

như

sau:
-4 KB PEROM (Flash Progarammable and Erasable Read Only Memory), có
khả năng tới 1000 chu kỳ ghi xóa.


động

nhân

hoặc
chia.
-
Có

các

chế

độ

nghỉ

(Low-power

Idle)

và

chế

độ

nguồn


20 21
P1.0 --
P1.1--
P1.2--
P1.3--
P1.4--
P1.5--
P1.6--
P1.7--
RST--
(RxD) P3.0--
(TxD) P3.1--
(/INT0) P3.2--
(/INT1) P3.3--
(T0) P3.4--
(T1) P3.5--
(/Wr) P3.6--
(/Rd) P3.7--
XTAL2--
XTAL1--
GND--
--Vcc
--P0.0 (AD0)
--P0.1 (AD1)
--P0.2 (AD2)
--P0.3 (AD3)
Trang: 11
Trýờng Ðại Học SPKT Hýng yên Ðồ Án Tích Hợp Mức I
Khoa Ðiện_Ðiện Tử
--P0.4 (AD4)


ngõ

ra,

Port

0

có

thể

kéo

được

8

ngõ

TTL.

Khi

dùng

làm

ngõ


dữ

liệu

đa

hợp:

khi

dùng

các

thiết

kế

lớn,

đòi

hỏi
phải

sử dụng

bộ



chỉ(8 bit thấp).
Ngoài

ra

khi

lập

trình

cho

AT89C51,

Port

0

còn

dùng

để

nhận

mã



có

điện

trở
kéo

lên).
+ Port1

(chân

1

–

8)

chỉ

có

một

chức

năng

là

cho

bộ
định

thời

thứ

3).

Tại Port

1

đã

có

điện

trở

kéo

lên

nên

không


còn

dùng

làm

8

bit

địa

chỉ
thấp trong quá

trình

lập

trình

hay

kiểm

tra.
Khi

dùng

(chân

21

–

28)

là

port

có

2

chức

năng:
Chức

năng

IO

(xuất

/

nhập):

bit

địa

chỉ

cao

khi

cần

bộ

nhớ

ngoài

có

địa
chỉ16

bit.

Khi

đó,

Port

phải

được

set

mức

logic

1

trước

đó.
Khi

lập

trình,

Port

2

dùng

làm

8


17)

là

port

có

2

chức

năng:
Chức

năng

IO:

có

khả

năng

kéo

được



trước

đó.
Chức

năng

khác:

mô

tả

như

bảng

dưới đây
Trang: 13
Trýờng Ðại Học SPKT Hýng yên Ðồ Án Tích Hợp Mức I
Khoa Ðiện_Ðiện Tử
Bảng 2.1: Chức năng chân Port 3
Nguồn: Chân 40: VCC = 5V± 20%
Chân 20: GND
PSEN (Program

Store

Enable)

ụng

sử

dụng

ROM

ngoài,
thường được nối
đến chân OC (Out put Control)
của ROM

đểđọc

các

byte

mã

lệnh.

PSEN

sẽ
ở

mức



trong

1

chu

kỳ

máy.
Mã

lệnh

của

chương

trình

được

đọc

từ

ROM

thông


trình

trong

ROM nội,

PSEN

sẽ

ở

mức

logic

1.
ALE/

PROG

(Address

Latch

Enable

/

Program)

truy

xuất

bộ

nhớ

ngoài.

ALE
thường

nối

với

chân

Clock

của

IC

chốt

(74373,74573).
Các


chip

và
Trang: 14
Trýờng Ðại Học SPKT Hýng yên Ðồ Án Tích Hợp Mức I
Khoa Ðiện_Ðiện Tử
có thể

được

dùng

làm

tín

hiệu

clock

cho

các

phần

khác

của



8Eh

lên

1.
Khi

đó,

ALE

chỉ

có

tác

dụng khi

dùng

làm

ngõ

vào xung

lập



chương
trình

từ

ROM

ngoài.

Khi

nối

chân

31

với

Vcc,

AT89C51

sẽ

thực

thi


64KB).

Ngoài ra chân EA được lấy làm chân cấp nguồn 12V lập trình cho
ROM.
RST

(chân

9):
C
ho

phép

reset

AT89C51

khi

ngõ

vào

tín

hiệu

đưa


ra

bộ

dao

động,

khi

sử

dụng

có

thể
chỉ

cần

kết

nối

thêm

thạch anh

và

cho AT89C51

là

12Mhz.
Hình 2.6:

Sơ

đồ

kết

nối

thạch

anh
2.2.2. LCD
•
Cấu trúc cơ bản của LCD:
+ Cấu Tạo: Tính chất quang học của các tinh thể lỏng chúng được sử
dụng trong các hiển thị LCD (Liquid Crystal Display) .Các tinh thể bình
thường chúng ở thể rắn với sự định hướng đặc biệt . Tuy nhiên ở đây các thẻ
lỏng được cấu trúc từ các tinh thể động. Các tinh thể này có thể điều chỉnh bởi
Trang: 15
Trýờng Ðại Học SPKT Hýng yên Ðồ Án Tích Hợp Mức I
Khoa Ðiện_Ðiện Tử
một điện trường đây là một cách để điều khiển chất lỏng thay đổi từ trong
suốt đến trạng thái mờ đục(Chắn sáng). Sơ đồ cấu trúc cơ bản của LCD như

để tăng hiệu quả chiếu sáng. Gương phản xạ được sử dụng ở đây là một lớp
bán dẫn trong suốt chỉ cho ánh sáng từ phía sau đi qua và ánh sáng từ phía
trước tới.
-Chế độ truyền(Transmission Mode).
Trong chế độ này ánh sáng được chiếu từ phía saucuar màn hình bằng một
nguồn sáng nhân tạo có thẻ là một bóng đèn hoặc LED thậm chí là một miếng
phát sáng đặc biệt.
Tùy theo nhà sản xuất và loại LCD mà nguồn cung cấp từ 3 đến 15v.
Chúng được mô tả như hình vẽ dưới đây:
Trang: 17
Trýờng Ðại Học SPKT Hýng yên Ðồ Án Tích Hợp Mức I
Khoa Ðiện_Ðiện Tử
Hình 2.8: Các kiểu cấu trúc của màn hình LCD
•
Chức năng các chân:
Chân Tên Chức Năng
1
Vss
Chân nối đất cho LCD, khi thiết kế mạch ta nối chân
này với GND
của
mạch điều
khiển
2
Vdd
Chân cấp nguồn cho LCD, khi thiết kế mạch ta nối
chân này
với
V
cc

để
LCD
hoạt
động ở chế độ ghi, hoặc nối với logic “1” để
LCD ở chế độ
đọc.
6
E
Chân cho phép (Enable). Sau khi các tín hiệu được đặt
lên bus
DB0-
DB7, các lệnh chỉ được chấp nhận khi có
1 xung cho phép của chân
E.
+ Ở chế độ ghi: Dữ liệu ở bus sẽ được LCD chuyển
vào(chấp
nhận)
thanh ghi bên trong nó khi phát
hiện một xung (high-to-low
transition)
của tín hiệu
chân
E.
+ Ở chế độ đọc: Dữ liệu sẽ được LCD xuất ra DB0-
DB7 khi phát
hiện
cạnh lên (low- to-high transition) ở chân E và được
LCD giữ ở bus
đến
khi nào chân E xuống mức

5V. Khi 5V được cung cấp thì thiết bị có thể truy cập hoàn chỉnh và dữ liệu có
thể đọc và viết. Khi pin 3V được nối tới thiết bị này và Vcc nhỏ hơn 1,25Vbat
thì quá trình đọc và viết không được thực thi,tuy nhiên chức năng
timekeeping không bị ảnh hưởng bởi điện áp vào thấp. Khi Vcc nhỏ hơn Vbat
thì RAM và timekeeper sẽ được ngắt tới nguồn cung cấp trong (thường là
nguồn 1 chiều 3V).
Vbat: Đầu vào pin cho bất kỳ một chuẩn pin 3V. Điện áp pin phải được giữ
trong khoảng từ 2,5 đến 3V để đảm bảo cho sự hoạt động của thiết bị.
SDA(serial data input/out): là chân vào ra cho 2 đường dây nối tiếp. Chân
SDA thiết kế theo kiểu cực máng hở , đòi hỏi phải có một điện trở kéo trong
khi hoạt động.
SCL(serial clock input): SCL được sử dụng để đồng bộ sự chuyển dữ liệu
trên đường dây nối tiếp
SQW/OUT(square wave/output driver)- khi được kích hoạt thì bit SQWE
được thiết lập, chân SQW/OUT phát đi 1 trong 4 tần số (1Hz, 4kHz, 8kHz,
32kHz). Chân này cũng được thiết kế theo kiểu cực máng hở vì vậy nó cũng
cần có một điện trở kéo trong. Chân này sẽ hoạt động khi cả Vcc và Vbat
được cấp.
• Một vài thông số kỹ thuật:
DS1307 là một IC thời gian thực với nguồn cung cấp nhỏ, dùng để cập
nhật thời gianvà ngày tháng với 56 bytes NV SRAM. Địa chỉ và dữliệu được
Trang: 20
Trýờng Ðại Học SPKT Hýng yên Ðồ Án Tích Hợp Mức I
Khoa Ðiện_Ðiện Tử
truyền nối tiếp qua 2 đường bus 2 chiều. Nó cung cấp thông tin về
giờ,phút,giây ,thứ,ngày ,tháng, năm. Ngày cuối tháng sẽ tự động được điều
chỉnh với các tháng nhỏ hơn 31 ngày, bao gồm cả việc tự động nhảy năm.
Đồng hồ có thể hoạt động ở dạng 24h hoặc 12h với chỉ thị AM/PM. DS1307
có một mạch cảm biến điện áp dùng để dò các điện áp lỗi và tự động đóng
ngắt với nguồn pin cung cấp. DS 1307 hoạt động với vai trò slave trên đường

Trang: 22
Trýờng Ðại Học SPKT Hýng yên Ðồ Án Tích Hợp Mức I
Khoa Ðiện_Ðiện Tử
bị được điều khiển bởi Master được gọi là Slaver. Đường truyền (Bus) phải
được điều khiển bởi thiết bị master mà phát ra xung nối tiếp (Serial
Clock_SCL) điều khiển sự truy cập đường truyền và phát ra điều kiện bắt
đầu, dừng (Start ,Stop condition). DS1307 hoạt động như là Slave trên bus 2
dây.
Hình 11: Cấc hình bus 2 dây điển hình
Việc truyền dữ liệu chỉ có thể được bắt đầu khi bus không bận
Trong lúc truyền dữ liệu, đường dữ liệu phải ổn định bất cứ khi nào đường
Clock là cao (High). Do đó, các điều kiền về đường truyền sau được định
nghĩa:
Bus not busy:cả đường dữ liệu và xung đều ở mức cao (High)
Start data transfer: một sự thay đổi trong trang thái của đường dữ liệu từ
HIGH - LOW trong khi xung clock vẫn cao (H), đây là điều kiện bắt đầu
(Start Condition).
Stop data transfer: một sự thay đổi trong trang thái của đường dữ liệu từ
LOW - HIGH trong khi xung clock vẫn cao (H), đây là điều kiện dừng (Stop
Condition) .
Data valid: trạng thái của đường dữ liệu biểu diễn dữ liệu hợp lệ khi mà : sau
điều kiện Start đường dữ liệu ổn định trong khoảng thời gian chu kỳ cao
(HIGH) của tín hiệu clock. Dữ liệu trên đường phải thay đổi trong chu kỳ
Trang: 23
Trýờng Ðại Học SPKT Hýng yên Ðồ Án Tích Hợp Mức I
Khoa Ðiện_Ðiện Tử
thấp (LOW) của tín hiệu clock. Có 1 xung clock/ 1 bit dữ liệu. Mỗi dữ liệu
truyền đi với điều kiện Start và kết thúc với điều kiện Stop. Số byte dữ liệu
truyền giữa điều kiện Start và Stop là không giới hạn và được quyết định bởi
thiết bị master. Sau khi một byte được truyền thì được báo nhận ở bộ thu với

truyền ngược lại. Chuỗi dữ liệu được phát đi trên SDA bởi DS 1307 trong khi
chuỗi xung clock vào chân SCL. Các điều kiện START và STOP được nhận
dạng khi bắt đầu hoặc kết thúc truyền một chuỗi. byte địa chỉ nhận được đầu
tiên khi master phát đi điều kiện START. Byte địa chỉ chứa 7 bit địa chỉ của
slave và 1 bit chiều cho phép đọc là 1. sau khi nhận và giải mã byte địa chỉ thì
thiết bị sẽ nhận 1 bit acknowledge trên đường SDA. Sau đó DS1307 bắt đầu
gửi dữ liệu tới địa chỉ con trỏ thanh ghi thông qua con trỏ thanh ghi. nếu con
trỏ thanh ghi không được viết vào trước khi chế độ đọc được thiết lập thì địa
chỉ đầu tiên được đọc sẽ là địa chỉ cuối cùng chứa trong con trỏ thanh ghi.
DS1307 sẽ nhận được một tín hiệu Not Acknowledge khi kết thúc quá trình
đọc.
CHƯƠNG III: THIẾT KẾ CHƯƠNG TRÌNH
1.1. Mạch mô phỏng
Trang: 25