Trả lời câu hỏi ôn tập
Chương 1
Câu 1: Lý thuyết độ phức tạp-Ý nghĩa ?
Khái niệm độ phức tạp gắn với khái niệm thông tin
-Lý thuyết tính toán: Độ phức tạp của một vấn đề là số bước giải quyết vấn đề bao gồm độ phức tạp thời
gian và độ phức tạp không gian.
Lý thuyết thông tin: Độ phức tạp Kolmogorov mô tả tập các đặc tính của đối tượng và là độ dài ngắn nhất
mô tả hữu hiệu đối tượng.
- Số bước cần thiết để giải quyết bài toán chính là độ phức tạp thời gian và là một hàm của đầu vào, số
lượng tài nguyên không gian sử dụng trong thuật toán hay bộ nhớ là độ phức tạp không gian tính toán.
Ý nghĩa của đọ phức tạp:
- Việc phân tích các mô hình thông qua đồ thị sẽ giúp ta có được các giải thuật tốt nhất cho các bài toán
liên quan tới độ phức tạp của hệ thống, nhất là các bài toán tìm đường, định tuyến trong kỹ thuật chuyển
mạch. Như vậy, kết quả của lí thuyết độ phức tạp sẽ là quan hệ đặc biệt của sự phát triển thuật toán của các
ứng dụng thực tiễn.
- Độ phức tạp tính toán thường được sử dụng trong các bài toán thiết kế và phân tích
Các thuật toán nhằm xác định phạm vi và tính hiệu quả của thuật toán
Chương 2:
Câu 2: Nguyên tắc trao đổi khe thời gian nội TSI?
Trong kỹ thuật chuyển mạch kênh, sau khi tín hiệu thoại được mã hoá thành các từ mã nhị phân 8 bit, các
kênh thông tin được xác lập trên các khe thời gian cách nhau 125µs và được truyền đi nhờ các hệ thống
truyền dẫn và chuyển mạch.
Trên nguyên tắc sử dụng chung tài nguyên, các thông tin của người sử dụng được chuyển đi trên các kênh
được phân chia logic theo thời gian, sự khác biệt của khe thời gian được ấn định cho nguồn tin phía phát và
nguồn tin phía thu là một yếu tố yêu cầu có sự chuyển đổi nội dung thông tin từ khe thời gian này sang khe
thời gian khác trong cùng một khung, đó chính là quá trình trao ñổi khe thời gian nội TSI.
Một cơ cấu sử dụng chuyển đổi TSI được minh hoạ trên hình dưới đây, các khối thiết bị chính gồm có:
1
n
2
0 n 0

trao đổi khe thời gian nội TSI, độ trễ tối đa của thông tin trao đổi không vượt quá thời gian của một khung
Td (max) = (n-1)TS < 125às.
Câu 3 :Định lý clos-Chứng minh định lý?
-KN: Ma trận chuyển mạch kết nối 3 tầng không tắc nghẽn khi và chỉ khi số kết nối trung gian r2 ≥ n + m
-1. Trường hợp đặc biệt khi n=m thì r2 ≥ 2n-1.
-CM:
Mô hình ghép nối có liên kết đầy đủ 3 tầng chuyển mạch được thể hiện trên hình 2.9
(a). Ma trận chuyển N đầu vào- M đầu ra (nxm) được kết nối bởi r1 ma trận tầng A (kích thước n x r2 ),
r2 ma trận tầng B (kích thước r1 x r3) và r3 ma trận tầng C (kích thước r2 x m). Với giả thiết r2=1, r1=n
và r3=m ta có mô hình kết nối:
Một ma trận chuyển mạch không tắc nghẽn hoàn toàn khi toàn bộ các yêu cầu đầu vào bất kỳ được đấu nối
tới các đầu ra bất kỳ. Giả thiết có (n-1) đường vào yêu cầu chiếm, vậy có (n-1) đường liên kết giữa tầng A
và tầng B bị chiếm. Tương tự như vậy, nếu đầu ra có (m-1) đường bị chiếm thì sẽ có (m-1) đường liên kết
giữa tầng B và tầngc bị chiếm.
Trường hợp xấu nhất xảy ra khi (n-1) đường liên kết A-B đấu nối tới các khối chuyển mạch tầng
B khác biệt hoàn toàn với (m-1) đường liên kết B-C. Vậy tổng số khối chuyển mạch trong tầng B bằng
[(n-1) + (m-1)] để đảm bảo không tắc nghẽn ngay cả khi trường hợp xấu nhất xảy ra.
Ma trận chuyển mạch không tắc nghẽn hoàn toàn khi đường vào thứ n của tầng A
Kết nối được đường ra thứ m của tầng C, dẫn đến số lượng khối chuyển mạch trong B
Tối thiểu phải dư 1 khối cho đường dẫn cuối cùng này. Hay nói cách khác số lượng liên kết tối thiểu r2 ≥
(n-1) + (m-1) +1 = n + m -1.
Nếu ma trận chuyển mạch là ma trận vuông (N=M), (n = m) và (r1 = r2), ta có số lượng điểm kết nối
chéo là:
C = 2nr2 + r12r2 = 2n(2n-1) + r12 (2n-1) = (2n-1) ( 2N + N2 ∕ n2 )
Khi kích thước của trường chuyển mạch lớn, n lớn ta có thể tính số lượng điểm kết
Nối chéo C xấp xỉ theo công thức 2.4 sau.
C ~= 2n (2N + N2∕n2 )= 4nn + 2N2∕n
Để tối ưu số điểm kết nối chéo, lấy vi phân C theo n: (dc/dn) và cho kết quả tiến tới 0
Ta có
N ≈ (N/2)1/2

mô hình lưu lượng đầu vào được xác định.
Chương 3:
Câu6: Cấu trúc chức năng, nguyên lý hoạt động của trường chuyển mạch không gian số, thời gian
số, trưng chuyển mạch ghép?
I-Trường chuyển mạch không gian số:
D E C
0
1
2
n
B é c h ä n
B é ® Õ m T S
§ å n g h å
T Ý n h i Ö u g h i
S è l i Ö u
C - M E M
A d d
R / W
B é ® i Ò u k h i Ó n k h u v ù c
B é ® i Ò u k h i Ó n k h u v ù c
B é ® i Ò u k h i Ó n k h u v ù c
C ¸ c ® ­ ê n g v µ o
C ¸ c ® ­ ê n g r a
C h u y Ó n m ¹ c h k h « n g g i a n t Ý n h i Ö u s è
1
N
1
M
K h u n g P C M ® Ç u v µ o
K h u n g P C M ® Ç u r a

bộ trường chuyển mạch được gọi là hiện tượng tắc nghẽn nội. Để giải quyết vấn đề trên, các trường chuyển
mạch S thường được kết hợp với các bộ đệm gây trễ thời gian để tránh tranh chấp, giải pháp ghép nối với
trường chuyển mạch thời gian T được sử dụng phổ biến trong các hệ thống chuyển mạch hiện nay.
II-Trường chuyển mạch thời gian số:
Trường chuyển mạch thời gian T có hai kiểu điều khiển: điều khiển đầu vào thực hiện quá trình ghi thông
tin có điều khiển và đọc ra tuần tự; điều khiển đầu ra thực hiện ghi thông tin tuần tự và đọc ra theo
điều khiển. Trong mục này ta xem xét nguyên lý hoạt động của trường chuyển mạch T theo kiểu điều
khiển đầu ra.
Cấu trúc chức năng:
Trường chuyển mạch thời gian T được cấu tạo từ 2 khối chính: Khối bộ nhớ thoại SMEM (Speech
memory) và khối điều khiển cục bộ LOC.
Khối bộ nhớ thoại SMEM là một thiết bị ghi nhớ truy xuất ngẫu nhiên RAM (Số lượng ngăn nhớ: n; dung
lượng ngăn nhớ: 8 bit). Như vậy, bộ nhớ SMEM lưu toàn bộ thông tin trong một khung tín hiệu PCM để
đảm bảo tốc độ luồng thông tin qua trường chuyển mạch, tốc độ ghi đọc của CMEM phải lớn gấp 2
lần tốc độ luồng trên tuyến PCM đầu vào hoặc đầu ra.
Khối điều khiển khu vực gồm một số khối như: Bộ nhớ điều khiển CMEM lưu trữ các thông tin điều khiển
SMEM, số thứ tự của ngăn nhớ và nội dung dữ liệu trong CMEM thể hiện các chỉ số khe thời gian TS cần
trao đổi nội dung tin. TS.C nhận tín hiệu từ đồng hồ hệ thống để điều khiển các bộ chọn SEL1, SEL2
nhằm đồng bộ hoá quá trình ghi đọc thông tin dữ liệu cho CMEM và SMEM.
B é c h ä n 1
0
1
2
n
B é c h ä n 2
B é ® Õ m T S
§ å n g h å
T Ý n h i Ö u g h i
S è l i Ö u
C - M E M

mềm với quá trình đọc địa chỉ (chỉ số ô nhớ) của C-MEM.
Trong một cuộc nối, các thứ tự về chuyển khe thời gian là không đổi, nội dung thông tin được chuyển theo
chu kì 125 micro giây.
Câu lệnh điều khiển nhận được từ trung tâm xử lí CC. Để thực hiện điều này CC sẽ thực hiện nạp số liệu về
địa chỉ nhị phân ô nhớ số “x” của S-MEM vào ô nhớ số “y” của C-MEM. Sau đó CC giao quyền điều khiển
cục bộ cho chuyển mạch tầng T trực tiếp thực hiện quá trình trao đổi khe thời gian theo yêu cầu chuyển
mạch.
Quá trình tiếp diễn theo từng chu kì 125 micro giây.
Dung lượng chuyển mạch T tăng dẫn đến tần số ghi/đọc bộ nhớ cũng phải tăng, nên yêu cầu thời gian truy
nhập bộ nhớ nhanh hơn.
Chuyển mạch T với n TS tương ứng với chuyển mạch nxn, chu kì tín hiệu PCM 125 micro giây và dùng mã
8 bit nhị phân, dung lượng chuyển mạch T(n) như sau:
T-Switch Capacity (n) = 125 micro giõy x P(bit)/8 x A x t
Trong đó:
P : Số bit song song được trao đổi đồng thời (nói chung là 8 bits)
A: Thời gian truy nhập trung bình cho quá trình trao đổi 1 TS.
T : Chu kì hoạt động của bộ nhớ tin
Nhận xét:
Dung lượng của chuyển mạch T tỉ lệ với số bit song song trao đổi đồng thời và tỉ lệ nghịch với chu kì hoạt
động của bộ nhớ tin và thời gian truy nhập trung bình khi trao đổi 1 TS. Vì vậy, để tăng dung lượng của
chuyển mạch T(n), tăng P, hoặc giảm A,t dùng phương pháp sau:
Đường Highway song song.
Giảm thời gian truy nhập bộ nhớ.
Sử dụng bộ nhớ tốc độ cao.
Độ trễ của tín hiệu khi chuyển qua trường chuyển mạch thời gian lớn nhất là (n-1)TS.
III – Trường chuyển mạch ghép:
Thông thường chuyển mạch T chỉ đáp ứng được trong hệ thống tổng đài có dung lượng lớn nhất là 512
kênh giao thông, để nâng cao dung lượng chuyển mạch, người ta phải phối ghép giữa chuyển mạch S và T.
Sự phối ghép khác nhau dẫn đến các trường chuyển mạch có tính chất khác nhau, đồng thời chẳng những
nó làm tăng dung lượng hệ thống mà còn làm giảm giá thành thiết bị.

1(T1) : 15(5); CMEM 1 (T2): 15+n/2 (5); CMEM N (T1): (15+n/2) (10); CMEM N (T2) : 15(10).
Khi sử dụng một bộ nhớ đối ngẫu như trên hình 2.10 (A*) ta hoàn toàn có thể điều khiển được hai bộ điều
khiển CMEM tại hai tầng chuyển mạch bằng một khối điều khiển.