Thiết kế mạch logic số Phần I: Cơ sở lý thuyết
chơng i: giới thiệu các cổng logic cơ bản
I. Hàm logic Và (AND), Hoặc (OR), Đảo (NOT)
1. Cổng logic
Gọi A là biến số nhị phân có mức logic là 0 hoặc 1, và Y là một biến số nhị phân tuỳ
thuộc vào A: Y= f(A).
Trong trờng hợp này có hai khả năng xảy ra:
- Y= A, A= 0 thì Y= 0
hay A= 1 thì Y= 1
- Y= A A= 0 thì Y= 1
hay A= 1 thì Y= 0
Khi Y tuỳ thuộc vào hai biến số nhị phân A, B
Y= f(A, B)
Vì biến số A, B chỉ có thể là 0 hay 1 nên A và B chỉ có thể tạo ra 4 tổ hợp khác nhau là:
A B
0 0
0 1
1 0
1 1
Bảng liệt kê tất cả các tổ hợp khả dĩ của các biến số và hàm số tơng ứng gọi là bảng
chân lý. Khi có ba hay nhiều biến số (A, B, C), số lợng hàm số khả dĩ tăng nhanh.
Mạch điện tử thực hiện quan hệ logic:
Y= f(A) hay Y= f(A, B).
gọi là mạch logic, trong đó các biến số A, B là các đầu vào và hàm số Y là các đầu ra. Một
mạch logic diễn tả quan hệ giữa các đầu vào và đầu ra, nghĩa là thực hiện đợc một hàm logic.
Do đó có bao nhiêu hàm số logic thì có bấy nhiêu mạch logic.
Lu ý rằng khi biểu diễn mối quan hệ toán học ta gọi là hàm số logic còn khi biểu diễn
mối quan hệ về mạch tín hiệu ta gọi là cổng logic.
2. Cổng logic Và (AND)
Hàm logic Và đựoc định nghĩa theo bảng sự thật sau:
A B Y

Bảng sự thật:
A Y
0 1
1 0
Ký hiệu hàm Đảo (NOT)
Hàm Đảo có tác động phủ định.
II. Cổng logic Không- Và (NAND), không- Hoặc (NOR)
1. Cổng logic NAND
Xét trờng hợp có hai biến số A, B đầu ra ở cổng Và Y= A.B nên đầu ra ở cổng
Không là đảo của Y: Y= A.B
Về hoạt động của cổng NAND thì từ các tổ hợp của A, B ta lập bảng trạng thái rồi lấy
đảo để có Y đảo. Tuy nhiên có thể trực tiếp bằng cách lập bảng sự thật sau:
A B Y
0 0 1
0 1 1
1 0 1
1 1 0
Ký hiệu cổng NAND
2. Cổng NOR
Xét trờng hợp hai đầu vào là A, B. Đầu ra cổng NOR là: Y= A+ B
nên đầu ra cổng đảo là: Y= A+ B
2
A
Y = A
A
B
Y
A
B
Y

nếu đợc kết hợp cùng một loại cổng duy nhất thì sẽ giảm đợc số lợng vi mạch cần thiết.
Quá trình biến đổi này dựa trên một nguyên tắc đợc trình bày nh sau:
- Cổng NOT đợc thay bằng cổng NAND và cổng NOR.
+ Dựa vào bảng sự thật của cổng NAND suy ra trờng hợp là khi cả
A, B đồng thời bằng 0 thì Y= 1, và khi A=1, B= 1 thì Y= 0.
Sơ đồ minh họa:
+ Dựa vào bảng sự thật của cổng NOR suy ra:
A= 0, B= 0 Y= 1
3
A
B
Y
A
B
Y
A = B
Y
A
Y
B
Ký kiệu cổng NOR
Thiết kế mạch logic số Phần I: Cơ sở lý thuyết
A= 1, B= 1
Sơ đồ minh hoạ:
- Cổng AND đợc thay thế bằng cổng NAND và cổng NOR. Tơng tự nh các tr-
ờng hợp trên, dựa vào bảng sự thật:
+ Đầu ra của cổng AND: Y= A. B, còn cổn NAND: Y'= A. B Y'= Y
Sơ đồ minh họa:
+ Đầu ra của cổng NOR: Y'= A+ B.
Ta có Y= A. B = A+ B

Các phơng pháp thờng dùng để biểu diễn chức năng logic của mạch tổ hợp là
hàm số logic, bảng chân lý, sơ đồ logic, bảng Karnaugh, cũng có thể biểu diễn bằng đồ thị thời
gian dạng sóng.
Đối với vi mạch cỡ nhỏ (SSI) thờng biểu diễn bằng hàm logic. Đối với cỡ vừa,
thờng biểu diễn bằng bảng chân lý, hay là bảng chức năng. Bảng chức năng dùng hình thức liệt
kê, với mức logic cao (H) và mức logic thấp (L), để mô tả quan hệ logic giữa tín hiệu đầu ra với
tín hiệu đầu vào của mạch điện đang xét. Chỉ cần thay giá trị logic cho trạng thái trong bảng
chức năng thì ta có bảng chân lý tơng ứng.

Nh hình II.II.1 cho thấy, thờng có nhiều tín hiệu đầu vào và nhiều tín hiệu đầu
ra. Một cách tổng quát, hàm logic của tín hiệu đầu ra có thể viết dới dạng:
Z
1
= f
1
(x
1
, x
2
, , x
n
)
Z
2
= f
2
(x
1
, x
2

2
.
.
Z
m

Mạch tổ hợp
X
1
X
2
.
.
X
n
Hình II.II.1 - Sơ đồ khối mạch tổ hợp
Thiết kế mạch logic số Phần I: Cơ sở lý thuyết
III. Ph ơng pháp thiết kế logic mạch tổ hợp
Phơng pháp thiết kế logic là các bớc cơ bản tìm ra sơ đồ mạch điện logic từ yêu
cầu và nhiệm logic đã cho.
Hình II.III.1 là quá trình thiết kế nói chung của mạch tổ hợp, trong đó bao gồm
bốn bớc chính:
1. Phân tích yêu cầu:
Yêu cầu nhiệm vụ của vấn đề logic thực có thể là một đoạn văn, cũng có thể là
bài toán logic cụ thể. Nhiệm vụ phân tích là xác định cái nào là biến số đầu vào, cái nào là hàm
số đầu ra và mối quan hệ logic giữa chúng với nhau. Muốn phân tích đúng thì phải tìm hiểu xem
xét một cách sâu sắc yêu cầu thiết kế, đó là một việc khó nhng quan trọng trong vấn đề thiết kế.
2. Vẽ bảng chân lý:
Nói chung, đầu tiên chúng ta liệt kê thành bảng về quan hệ tơng ứng nhau giữa
trạng thái tín hiệu đầu vào với trạng thái hàm số đầu ra. Đó là bảng kê yêu cầu chức năng logic.

hoá
Hình II.III.1 Các bước thiết kế mạch logic
tổ hợp
Thiết kế mạch logic số Phần I: Cơ sở lý thuyết
I. Đại c ơng về mạch đếm
Mạch đếm (hay đầy đủ hơn là mạch đếm xung) là một hệ logic dãy đợc tạo
thành từ sự kết hợp của các Flip Flop. Mạch có một đầu vào cho xung đếm và nhiều đầu ra.
Những đầu ra thờng là các đầu ra Q của các FF. Vì Q chỉ có thể có hai trạng thái là 1 và 0 cho
nên sự sắp xếp các đầu ra này cho phép ta biểu diễn kết quả dới dạng một số hệ hai có số bit
bằng số FF dùng trong mạch đếm.
Trên hình III.II.1 là dạng tổng quát của một mạch đếm dùng bốn FF. Mỗi lần có
xung nhịp đa vào, các FF sẽ đổi trạng thái cho những số hệ 2 khác nhau, nh: 1101 (Q
A
=1, Q
B
=
0, Q
C
= 1, Q
D
= 1), 0110, 1000, v.v
Điều kiện cơ bản để một mạch đợc gọi là mạch đếm là nó có các trạng thái
khác nhau mỗi khi có xung nhịp vào. Ta thấy rằng mạch nh hình trên là thoả mãn đợc điều kiện
này. Nhng vì số FF xác định nên số trạng thái khác nhau tối đa của mạch bị giới hạn, nói cách
khác, số xung đếm đợc bị giới hạn. Số xung tối đa đếm đợc gọi là dung lợng của mạch đếm.
Nếu cứ tiếp tục kích xung khi đã tới giới hạn thì mạch sẽ trở về trạng thái ban đầu (chẳng hạn là:
0000), tức là mạch có tính chất tuần hoàn.
Có nhiều phơng pháp kết hợp các FF cho nên có rất nhiều loại mạch đếm. Tuy
nhiên chúng ta có thể sắp xếp chúng vào ba loại mạch chính là: mạch đếm hệ 2, mạch đếm
BCD, mạch đếm modul M.

Hình III.I.1 Dạng tổng quát của mạch đếm dùng bốn
FF
Thiết kế mạch logic số Phần I: Cơ sở lý thuyết
+ Phơng pháp đồng bộ: trong phơng pháp này, xung nhịp đợc đa đến các FF
cùng một lúc.
+ Phơng pháp không đồng bộ: trong phơng pháp này, xung nhịp chỉ đa đến một
FF, rồi các FF tự kích lẫn nhau.
Một tham số quan trọng của mạch đếm là tốc độ tác động của mạch đếm. Tốc
độ này đợc xác định thông qua hai tham số khác là:
+ Tần số cực đại của dãy xung mà bộ đếm có thể đếm đợc.
+ Khoảng thời gian thiết lập của mạch đếm tức là khoảng thời gian từ khi đa
xung đếm vào mạch cho đến khi thiết lập xong trạng thái trong của bộ đếm tơng ứng với xung
đầu vào.
Các FF thờng dùng trong mạch đếm là loại RST và JK dới dạng bộ phận rời hay
dạng tích hợp.
Nh trên ta đã biết là có nhiều loại bộ đếm, nhng ở đây ta chỉ xét đến bộ đếm hệ
2.
II. Mạch đếm hệ 2

Mạch đếm loại này có dung lợng lớn nhất trong các loại mạch đếm và lại tơng
đối đơn giản.
1. Mạch đếm hệ 2 kích thích không đồng bộ
Hình III.II.1 biểu diễn cách nối 3 FF trong một mạch đếm hệ 2 kích thích không
đồng bộ. Các FF sử dụng loại FF T. Xung đếm đợc đa vào đầu T của FF đầu tiên, các FF còn
lại đợc kích thích bằng tín hiệu lấy ra từ đầu Q của FF trớc nó. Các FF đều chạy bằng sờn sau
của xung.
Tín hiệu tại các đầu ra của các FF đợc biểu diễn trên hình III.II.2:
8
Q
T

Qua bảng trạng thái logic bộ đếm hệ 2 ở trên ta thấy, B chỉ đổi trạng thái khi có
xung đếm và A đã lên 1, tơng tự nh vậy, C chỉ đổi trạng thái khi có xung đếm và A, B đã lên 1.
Ta có thể dung thêm các mạch AND để thực hiện việc đó. Trên hình III.II.3.a là sơ đồ của một
mạch đếm lên hệ 2 kích thích đồng bộ và trên hình III.II.3.b là dạng sóng tơng ứng.
9
1
0
1
0
1
0
1
0
1 2 3 4 5 6 7 8
CLK
A
B
C
Hình III.II.2 Giản đồ xung
đếm
(b)
Số xung A B C
0
1
2
3
4
5
6
7