KTS2–Bài tập–trang 1/24
Bài tập

Chương 1–PLD
1.1 Vẽ sơ đồ khối cho biết cách nối ROM và các D flipflop để cài đặt bảng E.1.1. Xác đònh bảng
chân trò cho ROM dùng phép gán trạng thái nhò phân trực tiếp.
Bảng E.1.1 Bảng trạng thái với nhiều ngõ ra và ngõ vào
Trạng thái hiện
tại
Trạng thái kế

Giá trò ra hiện tại (Z
1
Z
2
)X
1
X
2
=
00

01



S
000

10

11

01

S
1S
0

S
1

S
2

S
3

11

S
3S
2

S
2

S
1

S
000

00

01

01

1.2 Bảng trạng thái E.1.2 sẽ được cài đặt dùng PLA và các D flipflop
Bảng E.1.2

3

S
2

0

0

001

S
2S
1

S
4

0

0

111

S
3


5S
5

S
2

1

0

010

S
6S
1

S
6

0

1

a) Vẽ sơ đồ khối.
0

0

BC

B0

1

CA

F0

0

0

0

Suy ra các phương trình D dùng phép gán trạng thái A = 000, B = 111, C = 110, D = 101, E = 100
và F = 010.
1.5 Thiết kế 1 hệ tuần tự để nhân 1 số BCD 8421 với 3 để cho một số nhò phân 5 bit. Thí dụ nếu
vào là 0111 thì ra sẽ là 10101. Nhập và xuất của hệ là nối tiếp với LSB đi trước. Giả sử là nhập
sẽ là 0 ở thời điểm clock thứ 5, và reset hệ sau bit ra thứ 5.
a) Suy ra bảng trạng thái với số trạng thái tối thiểu

KTS2–Bài tập–trang 2/24
b) Thiết kế hệ dùng JK flipflop và các cổng NAND và NOR.
c) Thiết kế hệ dùng PLA và các D flipflop. Lập bảng PLA.
d) Thiết kế hệ dùng PAL. Cho kiểu PAL và khuôn mẫu cầu chì.
1.6 Cài đặt bảng trạng thái sau dùng PAL 16R4
Trạng thái

hiện tại
Trạng thái kế

Output
Z
X =
0

1



1

S
3

S
1

S
4

0

S
4

S
4

S
4

0

S
5

S
2

2

PS

XY=
00

01

10

11

00

01

10

11

a

a

b

c

d


i

g

h

1

1

0

0

d

d

d

d

a

0

1

0


1

1

0

1

g

b

g

c

a

0

0

0

0

h

i


01.8 Một chiếc xe hơi có 3 đèn đuôi bên trái và 3 đèn đuôi bên phải mà nhấp nháy theo các mẫu
duy nhất để chỉ rẽ trái và rẽ phải.
Mẫu rẽ trái (LEFT) Mẫu rẽ phải (RIGHT)
LC

LB

LA

RA

RB

RC
LC

LB

LA

RA

RB

sáng; tất cả đều tắt và rồi quá trình này tuần tự lặp lại. Nếu công tắc từ LEFT sang RIGHT (hoặc

KTS2–Bài tập–trang 3/24
ngược lại) xảy ra ở giữa chuỗi nhấp nháy, hệ tức thời đi về trạng thái nghỉ IDLE (tất cả các đèn
tắt) và rồi bắt đầu chuỗi mới. HAZ có từ công tắc “hazard”, và khi HAZ = 1, tất cả 6 đèn nhấp
nháy tắt và mở đồng bộ. HAZ lấy ưu tiên nếu LEFT hoặc RIGHT cũng đang ON. Giả sử tín hiệu
clock khả dụng bằng tốc độ nhấy nháy mong muốn.
a) Vẽ giản đồ trạng thái (8 trạng thái)
b) Cài đặt hệ dùng 6 D flipflop, và thực hiện phép gán trạng thái sao cho mỗi ngõ ra
flipflop lái trực tiếp 1 trong 6 đèn.
c) Cài đặt hệ dùng 3 D flipflop , dùng cách rút gọn trạng thái.
d) Chú ý đến kinh tế giữa nhiều flipflop hơn và nhiều cổng hơn trong (b) và (c). Đề nghò 1
PLD thích hợp cho mỗi trường hợp.
1.9 Cài đặt bộ đếm lên/xuống BCD 4 bit (0,1,….,9) dùng ‘XOR PAL’ thích hợp. Bộ đếm có các
ngõ vào điều khiển U (=1 để đếm lên), và D (=1 để đếm xuống), nhưng không có các ngõ vào
nạp. Suy ra các phương trình PAL và chỉ khuôn mẫu cầu chì PAL.
1.10 Cài đặt bộ đếm lên nhò phân modulo 11 dùng XOR PAL. Chuỗi đếm là 0, 1, 2, 3, 4, 5, 6, 7, 8,
9, 10, 0,.v.v Viết các phương trình trạng thái kế với dạng thích hợp để sử dụng với XOR PAL.
1.11 Một thanh ghi dòch N-bit tương tự với 74178 sẽ được cài đặt bằng 22V10
a) Giá trò tối đa của N là bao nhiêu?
(Các) cầu chì nào nên cho cháy ở mỗi `output macrocell’ ?
b) Viết ra các phương trình cho ngõ vào D với các flipflop ban đầu (thứ nhất) và cuối
cùng.
1.12 Một hệ tuần tự có 1 ngõ vào và 1 ngõ ra. Ngõ ra sẽ là 1 nếu đã nhận được tối thiếu 2 số 0 và
tối thiểu 2 số 1 bất chấp thứ tự xảy ra. Hãy vẽ giản đồ trạng thái (kiểu Moore) của hệ (có 9 trạng
thái là đủ). Cài đặt hệ bằng: a) ROM; b) PLA.
1.13 Một hệ tuần tự có 1 ngõ vào và 1 ngõ ra. Ngõ ra là 1 nếu nhận được ít nhất một số 1 và ba
số 0, bất chấp thứ tự xảy ra. Vẽ giản đồ trạng thái (kiểu Moore) của hệ (có 8 trạng thái là đủ).
Cài đặt hệ bằng: a) ROM; b) PLA.
1.14 Một hệ tuần tự có 1 ngõ vào (X) và 2 ngõ ra (Z

2
=00, 01 làm cho Z=0.
b) Chuỗi vào X
1
X
2
=01, 11 làm cho Z =1
c) Chuỗi vào X
1
X
2
=10, 11 làm cho Z đảo giá trò cũ (nghóa là trước đó là 0 thì bây giờ là 1
và ngược lại).
Suy ra giản đồ trạng thái Moore và bảng trạng thái. Cài đặt hệ bằng: a) ROM; b) PLA.
1.17 Tương tự 1.16 nhưng với:
a) Chuỗi vào X
1
X
2
=01, 00 làm cho Z=0.
b) Chuỗi vào X
1
X
2
=11, 00 làm cho Z =1
c) Chuỗi vào X
1
X
2
=10, 00 làm cho Z đảo giá trò cũ.

=0. Khi cặp giá trò vào đầu tiên nhận được thì không có
giá trò trước đó của N thì ta xem như trường hợp với Z
1
=Z
2
=0.
a) Tìm bảng trạng thái Mealy của hệ (số trạng thái tối thiểu bao gồm trạng thái bắt đầu là 5). Cài
đặt hệ bằng PLA.
b) Tìm bảng trạng thái Moore của hệ (số trạng thái tối thiểu là 11). Cài đặt hệ bằng PLA.
1.21 Một hệ tuần tự có 2 ngõ vào và 2 ngõ ra. Các ngõ vào (X
1
,X
2
) biểu diễn số nhò phân 2 bit N.
Nếu giá trò hiện tại của N cộng với giá trò N trước đó lớn hơn 2 thì Z
1
=1. Nếu giá trò hiện tại của
N nhân với giá trò trước đó của N mà lớn hơn 2 thì Z
2
=1. Các trường hợp khác thì Z
1
=Z
2
=0. Khi
nhận được cặp giá trò vào đầu tiên thì xem như giá trò trước đó của N=0.
a) Tìm giản đồ trạng thái Mealy và bảng trạng thái của hệ (số trạng thái tối thiểu là 4). Cài đặt
bằng PLA.
b) Tìm bảng trạng thái Moore của hệ (số trạng thái tối thiểu là 11 nhưng với đáp số có số trạng
thái < 16 chấp nhận được).
1.22 Một hệ tuần tự Moore có 1 ngõ vào và 1 ngõ ra. Khi chuỗi vào là 011 thì ngõ ra Z=1 và giữ

Chuỗi ra: Z = 0 0 0 1 0 0 1 0 0 0 0 0 1 0 0 1 0 0 1
1.26 Một hệ tuần tự Moore có 1 ngõ vào và 1 ngõ ra. Ngõ ra Z = 1 nếu tổng số bit 1 nhận được là
lẻ và tổng số bit 0 nhận được là số chẵn > 0. Suy ra giản đồ trạng thái và bảng trạng thái (số
trạng thái tối thiểu là 6). Cài đặt hệ bằng PLA.
1.27 Một hệ tuần tự có 1 ngõ vào X và 1 ngõ ra Z. Ngõ ra Z hiện tại bằng giá trò vào X trước đó 2
chu kỳ clock. Thí dụ:
X = 0 1 0 1 1 0 1 0 1 1 0 1 0 0 0 1
Z = 0 0 0 1 0 1 1 0 1 0 1 1 0 1 0 0
Hai giá trò đầu tiên của Z là 0. Tìm giản đồ trạng thái Mealy và bảng trạng thái của hệ. Cài đặt
bằng PLA.
1.28 Một hệ tuần tự có 1 ngõ vào X và 1 ngõ ra Z. Ngõ ra hiện tại bằng giá trò vào trước đó 3 chu
kỳ clock. Thí dụ:
X = 0 1 0 1 1 0 1 0 1 1 0 1 0 0 0 1
Z = 0 0 0 0 1 0 1 1 0 1 0 1 1 0 1 0
Ba giá trò đầu của Z = 0. Tìm giản đồ trạng thái Mealy và bảng trạng thái của hệ. Cài đặt hệ
bằng PLA.
1.29 Một hệ tuần tự có 1 ngõ vào X và 2 ngõ ra S và V. X biểu diễn số nhò phân 4 bit N mà LSB
được nhập trước, S biểu diễn số nhò phân 4 bit bằng N+2 mà ngõ ra sẽ cho LSB ra trước. Ở thời
điểm trò vào thứ 4 xảy ra thì V=1 nếu N+2 lớn hơn biểu diễn 4 bit (bò tràn [overflow]), ngược lại
thì V=0. Hệ luôn luôn reset sau khi nhận được bit thứ 4 của X. Tìm giản đồ trạng thái Mealy và
bảng trạng thái của hệ. Cài đặt hệ bằng PLA.
Thí dụ: X = 0111 (đây là 14
10
với LSB đi trước)
S = 0000 (vì 14 + 2 = 16
10
= 10000
V = 0001
1.30 Một hệ tuần tự có 1 ngõ vào X và 2 ngõ ra D và B. X biểu diễn số nhò phân 4 bit N mà nhập
vào với LSB đi trước, D biểu diễn số nhò phân 4 bit bằng N - 2 mà ngõ ra xuất với LSB đi trước.


Giá trò ra

0 0 X X

0 1 X X
1 0 X X
1 1 X X
0 0 0 0

0 0 1 1
1 1 0 0
1 1 1 1
Cứ sau 1 bộ 4 bit thì hệ reset. Tìm giản đồ trạng thái Mealy và bảng trạng thái của hệ. Các bit thứ
3 và thứ 4 của chuỗi vào có thể là 1 hoặc 0, vì vậy phải đảm bảo hệ sẽ làm việc với mọi kết hợp
có thể có.
1.34 Một hệ tuần tự dùng để điều khiển họat động của một máy bán hàng bán món hàng $0,25
(25 xu). Hệ có 3 ngõ vào N, D và Q và 2 ngõ ra R và C. Bộ phát hiện tiền đồng trong máy bán
hàng đồng bộ với clock của hệ tuần tự ta thiết kế. Bộ phát hiện tiền đồng sẽ cho ra 1 cho N, D
hay Q (N = nickel = 5 xu, D = dime = 10 xu và Q = quarter = 25 xu) khi ta cho vào 5 xu, 10 xu hay
25 xu. Mỗi lần chỉ có tối đa ngõ ra là 1 ở bộ phát hiện tiền đồng. Khi khách hàng đưa tiền vào thì
máy bán hàng kiểm tra thấy nếu tối thiểu 25 xu thì giao hàng cho khách trả tiền dư theo 5 xu. Với
mỗi giá trò ra là 1 ở C thì máy xuất ra đồng 5 xu cho khách hàng. Món hàng sẽ được xuất ra khi
hệ cho ngõ ra R = 1. (C = change =thối tiền và R = return = giao hàng). Hệ sẽ reset sau khi giao
hàng.
Thí dụ: Khách hàng nhét 1 đồng 5 xu, 1 đồng 10 xu và 1 đồng 25 xu. Các ngõ vào và ra của hệ
như sau:
N = 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0
Ngõ vào → D = 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0
Q = 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0

b

cCK
Hình E.1.36
a) Tần số tín hiệu ra Z tỉ lệ như thế nào với tần số CK?
b) Tìm bảng trạng thái để thiết kế.
c) Sử dụng gán trạng thái a = 00, b = 01 và c = 10. Cho tất cả các trạng thái không sử dụng
về a (00). Vẽ sơ đồ mạch thiết kế.
1.37 Thiết kế hệ tuần tự đồng bộ Moore có 2 ngõ vào X
1
và X
2
và 1 ngõ ra Z. Khi X
1
=0 và X
2
=1
thì ngõ ra Z = 1. Nếu tiếp theo ngõ vào X
2
=1 thì ngõ ra Z vẫn ở trò là 1, còn các trường hợp khác
thì Z = 0. Cài đặt hệ bằng PLA và D flipflop kích cạnh xuống.


Hình E.2.8 giản đồ đònh thì cho hình 2.20.
2.9 Thiết kế lại bộ nhân nhò phân để bất cứ lúc nào phép cộng xảy ra bit nhân (M) sẽ được đặt
thành 0. Như vậy, nếu M = 1 ở thời điểm clock cho trước và phép cộng xảy ra, M sẽ bằng 0 ở thời
điểm clock kế. Như vậy, ta có thể luôn luôn cộng khi M = 1 và luôn luôn dòch khi M = 0. Điều
này có nghóa là mạch điều khiển sẽ không phải đổi trạng thái khi M =1, và số trạng thái có thể
được giảm từ 8 xuống 5. Vẽ lưu đồ SM cho bộ điều khiển nhân.
2.10
a) Với lưu đồ SM của hình 2.20 (bộ chia nhò phân), thực hiện phép gán trạng thái sau cho các
flipflop A và B: S
0
, AB =00; S
1
, AB =01; S
2
, AB =11; S
3
, AB =10.
Suy ra các phương trình giá trò ra và trạng thái kế bằng cách đi theo các đường dẫn nối kết ở lưu
đồ SM. Đơn giản hóa các phương trình và vẽ hệ dùng các D flipflop và các cổng NAND
b) Lặp lại cho lưu đồ SM hình 2.25 (bộ nhân nhò phân). Dùng gán trạng thái:
S
0
, AB =00; S
1
, AB =01; S
2
, AB =10
2.11
a) Viết các phương trình giá trò ra và trạng thái kế cho trò chơi xúc xắc bằng cách đi theo các
đường dẫn nối kết trên lưu đồ SM (hình 2.28)

d) Nếu dùng ROM thay vì PLA, thì cần ROM kích thước bao nhiêu? Viết 5 dòng đầu tiên của
bảng ROM.

Hình E.2.13
2.14 Tương tự bài tập 2.13 nhưng cho lưu đồ SM ở hình E.2.14 và chuỗi tuần tự vào là X
1
X
2
X
3
=
011, 101, 111, 010, 110, 101, 001.
2.15
a) Suy ra lưu đồ SM cho bộ điều khiển ở bài tập 1.8.
b) Cài đặt lưu đồ SM ở (a) dùng 1 PLA và các D flipflop
2-16 Cho trước các biến vào X
1
và X
2
, các biến trạng thái Y
1
, Y
2
và Y
3
và các biến ra Z
1
đến
Z
8

3
. X
1
. X’
2

e) Z
5

= Y’
2
f) Z
6
= Y’
1
.

Y’
3
.X’
1

g) Z
7
= Y
1
+ Y
2

h) Z

1
’ .X
2
= 0 làm cho giá trò ra Z ở giá trò 1. X’
1
= 1 làm cho giá trò ra Z ở
trò 0, ngược lại Z = 1.
a) Vẽ giản đồ trạng thái.
b) Tìm phương trình trạng thái kế (dùng D flipflop kích cạnh dương). Tìm phương trình của Z.
c) Vẽ mạch.
2.19 Thiết kế 1 SM đồng bộ kiểu Mealy với 1 ngõ vào X và 2 ngõ ra Z
1
và Z
2
Khi X = 1 ở nhòp
clock kế thì máy thay đổi từ trạng thái S
A
sang trạng thái S
B
và Z
1
Z
2
= 01. Máy vẫn ở trạng thái
S
B
khi X =1 và cho Z
1
Z
2

d) Giản đồ trạng thái.

Hình E.2.21
2.22 Thiết kế mạch đồng bộ dùng D flipflop kích cạnh âm cho tín hiệu ra Z bằng 1/5 tần số của
clock hệ thống CK.
a) Vẽ giản đồ đònh thì quan hệ giữa CK và Z.
b) Lập bảng trạng thái.
c) Sử dụng gán trạng thái nhò phân trực tiếp thí dụ S
0
= 0,… và đưa tất cả các trạng thái không sử
dụng về S
0
. Tìm các phương trình ra và trạng thái kế.
d) Vẽ mạch.
2.23 Cho các giản đồ trạng thái sau (biến vào là X, biến ra là Z), hãy vẽ lưu đồ SM và rút gọn:

(a) (b)
Hình E.2.23
2.24 Một mạch kiểm tra mỗi lần 4 bit dữ liệu. Dữ liệu được nhận nối tiếp và ngõ ra của mạch là 1
nếu tổng số bit là lẻ. Cứ sau 4 bit thì mạch quay về điều kiện reset.
a) Vẽ lưu đồ SM và rút gọn nếu có.
b) Cài đặt lưu đồ SM, dùng PLA và D flipflop kích cạnh xuống.
2.25 Dùng lưu đồ SM để thiế kế mạch đếm 0, 1, 2, 3, 4 và lặp lại. Mạch này dùng để điều khiển
8 đèn như sau: Ban đầu các đèn từ 1 đến 4 sáng, tiếp theo đèn 2 đến 5 sáng, 3 đến 6, 4 đến 7 và 5
đến 8. Rồi mẫu xuất này được lặp lại. Thiết kế mạch dùng PLA và D flipflop.

KTS2–Bài tập–trang 15/24
2.26 Các phương trình trạng thái kế và trò ngõ ra có được 1 tuần tự đồng bộ có 8 ngõ vào, 2 ngõ ra
như sau:
D

2

NS

Z

X
1
X
2
=
00

01

11

10

00

01

11

10

0

0

ⓑⓑ
ⓑ

d

1

0

1

0

1

1

d

ⓒ
ⓒⓒ
ⓒ

b

d

0

1

1
= Q
2
= 0. Xây dựng bảng dòng cho hệ sau, và dùng bảng dòng này để xác đònh
chuỗi vào ngắn nhất cho X
1
X
2
mà sẽ cho giá trò ra Z = 1.(Sự thay đổi đồng thời các biến vào
không được cho phép).

Hình E.3.2
3-3 Với hệ sau, xây dựng bảng dòng và xác đònh chuỗi giá trò ra. Trạng thái ban đầu là 00 và
chuỗi vào là X
1
X
2
= 00, 01,11,10, 00.

KTS2–Bài tập–trang 16/24

Hình E.3.3
3.4 Xây dựng bảng dòng cho hệ sau và mô tả cái gì xảy ra khi X bò thay đổi từ 0 sang 1. Nếu hệ
được bắt đầu với Q
1
= Q
2
= 0, làm thế nào để có được giá trò ra Z = 1? Vẽ giản đồ đònh thì chỉ X,
Q
1


KTS2–Bài tập–trang 18/24

Hình E.3.8
3.9 Làm lại 3-8 cho hệ không đồng bộ sau.

Hình E.3.9

 Thành lập và rút gọn các bảng dòng cơ bản
3.10 Một hệ giao hoán tuần tự không đồng bộ có 1 ngõ vào C và 1 ngõ ra Z. Tính hiệu vào là
sóng vuông có tần số f. Ngõ ra của hệ là sóng vuông có tần số f/3 như được chỉ trong giản đồ
đònh thì sau. Tìm bảng dòng có số hàng tối thiểu cho hệ chia tần số này.

Hình E.3.10
3.11 Một hệ giao hoán tuần tự không đồng bộ có 2 ngõ vào và 2 ngõ ra. Tất cả các chuỗi giá trò
vào và các chuỗi giá trò ra cần có được lập bảng như sau:
Chuỗi vào: 00, 10, 11, 01, 00
Chuỗi ra : 00, 00, 10, 00, 00.
Chuỗi vào: 00, 01, 11, 10, 00
Chuỗi ra : 00, 00, 01, 00, 00
Chuỗi vào: 00, 10, 00, 01, 00
Chuỗi ra : 00, 00, 00, 00, 00
Chuỗi vào: 00, 01, 00, 10, 00
Chuỗi ra : 00, 00, 00, 00, 00

KTS2–Bài tập–trang 19/24
Tìm bảng dòng có số hàng tối thiểu.
3.12 Một hệ tuần tự không đồng bộ có 2 ngõ vào X
1
X

) và 1 ngõ ra (Z). Nếu chuỗi vào 00, 01, 11 xảy ra, Z trở thành
1 và giữ là 1 cho đến khi xảy ra chuỗi vào 11, 01, 00. Trong trường hợp này Z trở thành 0 và giữ
là 0 cho đến khi xảy ra chuỗi đầu tiên xảy ra lần nữa (Chú ý là giá trò vào cuối cùng trong 1
chuỗi có thể là giá trò vào thứ nhất của chuỗi khác). Tìm bảng dòng có số hàng tối thiểu.

3.15 Với bảng dòng cơ bản sau, tìm các trạng thái toàn phần tương đương và rút gọn các bảng
tương ứng. Hoàn tất việc rút gọn bằng bộ trộn/hợp nhất hàng (row merger) và suy ra bảng giá trò
ra tương ứng cho mỗi bảng. Các bảng dòng có số hàng tối thiểu là duy nhất không?
a)

X
1
X
2

Z
1
Z
2

00

01

11

10

1


2

13

③
③③
③

11

4

12

–

④
④④
④

15

00

5

⑤
⑤⑤
⑤


8

3

01

8

7

–

⑧
⑧⑧
⑧

3

00

9

⑨
⑨⑨
⑨

11

13


11

12

⑫
⑫⑫
⑫

2

4

15

01KTS2–Bài tập–trang 20/24
13

1

–

⑬
⑬⑬
⑬

10



b)
X
1
X
2

Z
00

01

11

10

①
①①
①

2

6

3

0

5



7

1

⑤
⑤⑤
⑤

2

–

7

0

9

8

⑥
⑥⑥
⑥

12

0

1


10

0

1

–

11

⑩
⑩⑩
⑩

1

–

8

⑪
⑪⑪
⑪

10

1

9


 Gán trạng thái và cài đặt các bảng dòng
3.19 Thực hiện phép gán đúng cho các biến trạng thái nội cho mỗi bảng dòng sau. Trong mỗi
trường hợp, thì 3 biến trạng thái nội thì đủ. Xác đònh các bảng trạng thái cuối cùng dưới các trạng
thái nội.
a) b)

00

01

11

10

1

①
①①
①

①
①①
①

4

5

3

2

④
④④
④

5

5

3

⑤
⑤⑤
⑤

2

⑤
⑤⑤
⑤
3.20 Tương tự 3.19 cho các bảng sau:

c

28

⑩
⑩⑩
⑩

d
9

⑪
⑪⑪
⑪

e

3

610

là các trạng thái tương đương.

00

01

11

10

a
1
a
2

a

ⓐ
ⓐⓐ
ⓐ


ⓑ

c
1

d
1 c

d

ⓒ
ⓒⓒ
ⓒ

b

a

c
2

d
2



01

11

10

a

①
①①
①

7

②
②②
②

10

b

5

③
③③
③

9


4

e

1

3

⑨
⑨⑨
⑨

⑩
⑩⑩
⑩00

01

11

10

a

①
①①

6

⑩
⑩⑩
⑩

d

②
②②
②

4

8

10

e

3

④
④④
④

7

9

4

⑦
⑦⑦
⑦

11

B

②
②②
②

6

⑧
⑧⑧
⑧

10

c

③
③③
③


10

f

3

⑥
⑥⑥
⑥

7

11

g

2

6

⑨
⑨⑨
⑨

11

h

1


= 1 sẽ làm đèn sáng, và Z
2
= 1 sẽ khóa cửa xoay vào.

Hình E.3.26
Giả sử cả 2 ngõ vào không thay đổi đồng thời, mặc dù cả 2 ngõ vào có thể đồng thời bằng 1.
1. Suy ra bảng dòng có số hàng tối thiểu (6 hàng)
2. Thiết kế hệ dùng các cổng NAND và cổng đảo (không có flipflop hoặc các cổng mắc
theo flipflop)
3. Xác đònh chuỗi giá trò vào để kiểm tra hệ. Chương 4–Hazard
4.1 Tìm tất cả các hazard tất yếu trong bảng dòng sau. Với mỗi hazard, xác đònh giá trò đầu của
X
1
X
2
Q
1
Q
2
và biến vào nào đang thay đổi. Làm thế nào ta có thể khử hazard tất yếu xảy ra bắt
đầu ở b. X
1
X
2


4

6

⑩
⑩⑩
⑩

c

3

④
④④
④

⑥
⑥⑥
⑥

9

d

1

⑤
⑤⑤
⑤

các cổng hoặc các ngõ vào của cổng vào hệ đang có, nhưng ta không thể thay đổi bất cứ kết
nối nào trong các hệ cho trước đó.)

4.4 (a) Hãy tìm tất cả các hazard tónh trong hệ sau. Với mỗi hazard, xác đònh các giá trò của các biến
vào và biến vào nào đang thay đổi khi hazard xảy ra. Và cũng xác đònh xem thứ tự mà các ngõ
ra của cổng phải thay đổi.
(b) Có hazard động xảy ra khi ngõ ra của hệ thay đổi từ 0 sang 1. Xác đònh các giá trò của các biến
vào trước và sau đó. Những giá trò ra của cổng phải thay đổi theo thứ tự nào để cho hazard này
xảy ra.

KTS2–Bài tập–trang 24/24

4.5 Lặp lại bài tập 4.4 cho hệ sau:

4.6 Hãy tìm một cài đặt không có hazard cho mỗi hàm sau chỉ sử dụng các cổng NOR 3 ngõ vào.
a) f(a, b, c, d) = m(0, 2, 6, 7, 8, 10, 13)
b) f(a, b, c, d) = m(2, 3, 6, 7, 8, 10, 13)

4.7 Hãy tìm tất cả các hazard tất yếu trong bảng dòng ở hình 24.6(b). Hãy làm bất cứ thay đổi nào
cần thiết để cho đáp số của ta cho vấn đề 25.5 không có các hazard.