BỘ GIÁO DỤC VÀ ĐÀO TẠO BỘ KHOA HỌC VÀ CÔNG NGHỆ
VIỆN NĂNG LƯỢNG NGUYÊN TỬ VIỆT NAM

ĐẶNG LÀNH

NGHIÊN CỨU, XÂY DỰNG HỆ THIẾT BỊ THU NHẬN VÀ
XỬ LÝ SỐ LIỆU DỰA TRÊN KỸ THUẬT DSP QUA ỨNG
DỤNG FPGA PHỤC VỤ NGHIÊN CỨU VẬT LÝ HẠT NHÂN
THỰC NGHIỆM
LUẬN ÁN TIẾN SĨ VẬT LÝ
ĐÀ LẠT, 2013

BỘ GIÁO DỤC VÀ ĐÀO TẠO BỘ KHOA HỌC VÀ CÔNG NGHỆ

ễn Nhị Điền
i

LỜI CAM ĐOAN
Tôi xin cam ñoan ñây là công trình nghiên cứu chủ yếu do tôi thực hiện dưới
sự hướng dẫn khoa học của PGS TS Nguyễn Nhị Điền. Bên cạnh ñó, tôi còn nhận
ñược sự tham gia hỗ trợ ñắc lực của các ñồng nghiệp trong nhóm nghiên cứu. Các
số liệu thực nghiệm và kết quả nghiên cứu nêu trong luận án chủ yếu tổng hợp từ
các công trình nghiên cứu ñã ñăng tải trên các tạp chí, kỷ yếu hội nghị khoa học-
công nghệ và không sao chép từ bất cứ công trình nào.
Tác giả


Ban Lãnh ñạo Viện Nghiên cứu hạt nhân luôn ủng hộ, ñộng viên, tạo mọi ñiều kiện
ñể nghiên cứu sinh hoàn thành nhiệm vụ. Xin cám ơn các anh, chị Phòng Vật lý và
Điện tử hạt nhân, những ñồng nghiệp ñã tham gia trực tiếp hoặc gián tiếp trong các
ñề tài nghiên cứu khoa học-công nghệ liên quan ñến luận án.
Nhân dịp này, tôi xin ñược gửi lời cám ơn chân thành tới bạn hữu xa, gần về
việc luôn chia sẻ tình cảm và giúp ñỡ tôi những lúc khó ngặt bằng khả năng cùng
tâm tương ái.
Đà Lạt, ngày 26 tháng 12 năm 2013
Nghiên cứu sinh iii

THE ABSTRACT OF DOCTORAL THESIS
Author: Dang Lanh
Supervisor: Assoc Prof. Dr Nguyen Nhi Dien
Title of the thesis: Studying on and the construction of DSP-based instruments via
application of FPGA for experimental nuclear physics research.
Major: Atomic Physics Code: 62.44.01.06
Institution: Vietnam Atomic Energy Agency (VINATOM)
THE CONTENT OF THE ABSTRACT
1. The aim of the dissertation: The aim of the thesis is to study, design and
fabricate some functional electronics modulars for radiation measurements and
detection at the horizontal channels in DaLat research reactor by Digital Signal
Processing (DSP) techniques via applications of Field Programmable Gate Arrays
(FPGA).
2. Objectives: The objectives of the thesis is to focus on exploitation of Very high
speed integrated circuit Hardware Description Language (VHDL) with
mathematical algorithms for creating an FPGA entity to an integrated product that
has flexible processing capabilities and entirely controlled by software.


iv

6. Conclusions: In the past, most of popular functional electronics modulars were
normally based on traditional analog techniques, complicated and not convenient
for use. This dissertation deals with a new design of contemporary techniques based
on FPGA devices via DSP with VHDL. The outstanding advantage of DSP
techniques and FPGA technology is capable of enhancement of the quality of the
experimental measurements for nuclear radiation. The digital instruments are
established with FPGA devices. One of the new development directions for building
experimental systems of nuclear physics studies and applications of nuclear
technology is utilization of FPGA and DSP techniques. This direction meets
effectively the more increasing requirements on the accuracy of ionizing radiation
measurements. Since that, a novel generation of spectrometry systems is compact
on size, convenient in terms of connectivity and use. The outstanding advantage of
DSP techniques and FPGA technology is capable of enhancement of the quality of
the experimental measurements for nuclear radiation, minimization of functional
electronics modules as well as the economic investment. Besides, an important
element of the system based on DSP and FPGA is low power consumption to save
energy that has a special meaning in large equipments. With these advantages, the
applied research via FPGA, DSP in design and fabrication of radiation measurement
instruments for fundamental research in nuclear physics, especially about the study
of nuclear structure and data on neutron beams at the Dalat reactor and on the
charged particle beam accelerators for domestic needs is essential.
Supervisor Post-Graduate
ĐO BỨC XẠ 4
1.1. Tình hình nghiên cứu, ứng dụng ở trong và ngoài nước 4
1.1.1. Tình hình nghiên cứu, ứng dụng ở ngoài nước 4
1.1.2. Tình hình nghiên cứu, ứng dụng ở trong nước 5
1.2. Vai trò chức năng của DSP và FPGA 6
1.2.1. Xử lý tín hiệu số (DSP) 6
1.2.2. Mảng các phần tử logic có khả năng lập trình (FPGA) 8
1.2.2.1. Giới thiệu 8
1.2.2.2. Tích hợp các chức năng của FPGA 9
1.3. Ứng dụng của DSP và FPGA trong thiết bị ñiện tử 10
1.4. Phương pháp ñiện tử kỹ thuật số 11
1.4.1. Phương pháp khử tích chập trong cửa sổ ñộng (MWD) thực hiện thuật toán
DSP 11
1.4.1.1. Giới thiệu 11
1.4.1.2. Tái cấu trúc ñiện tích của sự kiện 12
1.4.2. Phương pháp thiết kế bộ ghi-ño và xử lý tín hiệu bằng kỹ thuật DSP 17
1.4.2.1. Giới thiệu hệ phổ kế trên cơ sở DSP 17
1.4.2.2. Các tầng ñiện tử chính 17
1.4.2.3. Cấu trúc bộ tiền xử lý tương tự (APP) và dạng tín hiệu 18 vi

1.4.2.4. Hình thành xung 19
1.4.2.5. Mạch hồi phục ñường cơ bản (BLR) 21
1.4.2.6. Tác vụ chọn lựa xung 21
1.4.2.7. Khóa xóa và phân biệt thời gian tăng 23
1.4.3. Mô hình thuật toán DSP dùng trong thiết kế bộ ghi-ño bức xạ 24
1.4.3.1. Giới thiệu 24
1.4.3.2. Bộ tạo dạng xung số (DPS) hình thang 25

2.1.2.1. Sơ ñồ tổng thể của thiết kế 45
2.1.2.2. Các thành phần vi mạch trong thực thể 46
2.1.2.3. Hình thành bộ nhớ kép (DPRAM) và ROM nhờ ISE 47
2.1.2.4. Hình thành bộ xử lý trung tâm (CPU) 48
2.1.2.5. Xây dựng máy phát xung tam giác/hình thang bằng VHDL 49
2.1.2.6. Đặc trưng kỹ thuật của thiết bị DSP-MCA1K 49
2.1.3. Thiết kế, chế tạo khối DSP-MCA8K dùng FPGA 50
2.1.3.1. Sơ ñồ khối của thiết bị DSP-MCA8K 50
2.1.3.2. Cấu trúc hệ thống của khối thiết bị DSP-MCA8K 50
2.1.3.3. Tầng xử lý tương tự-số có sử dụng bộ tiền lọc tương tự (APP) 52
2.1.3.4. Bộ khử tích chập bằng mạch lọc cao qua (HPD) 53
2.1.3.5. Khối làm chậm và trộn tín hiệu 54
2.1.3.6. Bộ lọc thấp qua (LPF) 55
2.1.3.7. Tầng phát hiện ñỉnh, logic ñiều khiển và bộ nhớ phổ 56
2.1.3.8. Tầng giao diện giữa vi ñiều khiển EZ và thanh ghi/bộ nhớ 57
2.1.3.9. Các ñặc trưng và tham số kỹ thuật của khối DSP-MCA8K 57
2.2. Đánh giá khả năng áp dụng các khối ñiện tử ñã chế tạo trong cấu hình ño của hệ
phổ kế trùng phùng 58
2.2.1. Một số cấu hình hệ ño trùng phùng γ-γ tại Viện NCHN 58
2.2.1.1. Cơ sở và phương pháp thiết kế 59
2.2.1.2. Thiết kế nguyên tắc cho hệ trùng phùng số ghi “sự kiện-sự kiện” 59
2.2.2. Khả năng áp dụng của một số khối ñiện tử ñã chế tạo trong cấu hình của hệ
ño trùng phùng 60
2.3. Thiết kế, chế tạo hệ ghi-ño nơtron qua vi ñiều khiển dòng EZ-USB 60
2.3.1. Các thành phần thiết bị 61
2.3.2. Thiết kế, chế tạo khối MCA8K dùng vi ñiều khiển EZ-USB 61
2.3.3. Lưu ñồ thuật toán 62 viii

3.3.3.1. Độ phi tuyến tích phân của khối FPGA-MCA8K (INL
FPGA-MCA8K
) 84
3.3.3.2. Độ phi tuyến tích phân của khối DSP-MCA8K (INL
DSP-MCA8K
) 86
3.3.4. Kiểm tra ñộ chuẩn xác về số ñếm và tần suất dữ liệu vào-ra 87
3.3.4.1. Độ chuẩn xác về số ñếm và tần suất dữ liệu vào-ra của khối FPGA-
MCA8K 87
3.3.4.2. Độ chuẩn xác về số ñếm và tần suất dữ liệu vào-ra của khối DSP-
MCA8K 88 ix
3.3.5. Kiểm tra Khi bình phương (χ
2
) 89
3.4. Thí nghiệm kiểm tra các ñặc trưng vật lý cơ bản của thiết bị ghi-ño bức xạ 90
3.4.1. Chuẩn năng lượng và tính diện tích ñỉnh quang 90
3.4.2. Xây dựng ñường cong hiệu suất 93
3.5. Đo phổ gamma với nguồn
60
Co và
137
Cs 94
3.5.1. Đo phổ thực nghiệm với khối DSP-MCA8K chế tạo lần 1 94
3.5.2. Đo phổ thực nghiệm với khối DSP-MCA8K chế tạo lần 2 95
3.6. Kiểm tra khối thiết bị DSP-MCA1K 97
3.7. Hệ ñếm nơtron dùng trên kênh ngang 99
3.8. Thảo luận kết quả thực nghiệm 100

Accumulator Bộ tích lũy
ACQT
Acquisition Time Thời gian thu nhận
ADC
Analog to Digital Converter Bộ biến ñổi tương tự sang số
ADCL
ADC side Latching Chốt ñịa chỉ cho phía ADC
ADC*
ADC signal with low validity Tín hiệu ADC hiệu lực thấp
A/D
Analog to Digital Conversion Biến ñổi tương tự sang số
AMP
Amplifier Khuếch ñại phổ kế
APP
Analog conditioning Pre-Processor

Bộ tiền xử lý tương tự
APS
Analog Pulse Shaper Bộ hình thành xung (kiểu) tương tự
ARC
Amplitude and Risetime
Compensation
Bù biên ñộ và thời gian tăng
BL
Base Line Đường cơ bản
BLR
Baseline Restorer Mạch hồi phục ñường cơ bản
BUSY
Busy Bận biến ñổi
CD

Digital to Analog Converter Bộ biến ñổi số sang tương tự
DACC
Data Accepted Nhận xong dữ liệu
D/A
Digital to Analog Conversion Biến ñổi số sang tương tự
DC
Direct Current Dòng một chiều
DCM
Digital Clock Manager Bộ quản lý xung nhịp (dạng) số
DGF
Digital Gamma Finder Hệ phát hiện bức xạ gamma (kiểu) số
DIFT
Differentiating Time Thời gian lấy vi phân
DL(U)
Delay Unit Khối (làm) trễ
DNL
Differential Non-Linearity Độ phi tuyến vi phân
DP-5
The fifth Data Processor Bộ xử lý dữ liệu (mô hình) thứ 5
DPP
Digital Pulse Processing Xử lý xung (kỹ thuật) số
DPRAM
Dual Port Random Access
Memory
Bộ nhớ thâm nhập ngẫu nhiên hai cổng
DPS
Digital Pulse Shaper Bộ hình thành xung (dạng) số
DR
Data Ready Dữ liệu sẵn sàng
DS

xii
FSM
Finite State Machine Cơ chế trạng thái hữu hạn
FSR
Full Scale Range Thang ñếm toàn phần
FWHM
Full Width at Half Maximum Độ rộng nửa chiều cao
GRLIB
Thư viện lõi IP
HDL
Hardware Description Language Ngôn ngữ mô tả phần cứng
HPD
High Pass Deconvolution Khử tích chập nhờ mạch lọc cao qua
HPF
High Pass Filter Bộ lọc (tần số) cao qua
HPGe
High Purity Germanium Vật liệu germanium siêu tinh khiết
HVPS
High Voltage Power Supply Nguồn Cao thế
ICR
Incoming Count-Rate Tốc ñộ ñếm xung vào
IEEE
Institute of Electrical and
Electronics Engineers, Inc. (Eye-
triple-E)
Viện Kỹ thuật ñiện và ñiện tử
IIR
Infinite Impulse Response Đáp ứng xung vô hạn
INL
Integral Non-Linearity Độ phi tuyến tích phân

LUT
Look-Up Table Bảng cập nhập nội dung (tham số) xiii

MA
Moving Average Trung bình trượt
MAC
Multiply and Accumulate Nhân và tích lũy
MCA
Multi-Channel Analyzer Hệ phân tích ña kênh
MCD
Multi-channel Data Processing Xử lý dữ liệu ña kênh
MEOE
Memory output enabling Cho phép xuất dữ liệu từ bộ nhớ
MIOD
Memory Input-Output Data Dữ liệu nhập-xuất bộ nhớ
MSB
Most Significant Bit Bit trọng số cao nhất
MWD
Moving Window Deconvolution Khử tích chập trong cửa sổ ñộng
M[A0-
A15]
Memory Address [0 – 15] Địa chỉ bộ nhớ từ 0 tới 15
NIM
Nuclear Instrumentation Modulars

Các khối thiết bị ñiện tử hạt nhân
NSR

Pile-Up Rejection Loại bỏ chồng chập
P-Z
Pole-Zero cancellation Bù trừ cực-không
RAM
Random Access Memory Bộ nhớ thâm nhập ngẫu nhiên
RD/WR
Read/Write Đọc/Viết
RSS
Reference Set-up System Hệ thống xác lập tham chiếu xiv
RTD
Risetime Discrimination Phân biệt thời gian tăng
RFP
Resistor Feedback Preamplifier Tiền khuếch ñại phản hồi bằng trở
RPG
Random Pulse Generator Máy phát xung ngẫu nhiên
RTPU
Real Time Processing Unit Đơn vị xử lý thời gian thực
SACP
Summation of Amplitude
Coincidence Pulse (method)
(Phương pháp) Cộng biên ñộ các xung
trùng phùng
SCA
Single Channel Analyzer Hệ phân tích ñơn kênh
SLCTIN
Selecting In Chọn ngõ vào
SUT

Hardware Description Language
Ngôn ngữ mô tả phần cứng mạch tích
hợp tốc ñộ rất cao
XIA
X-ray Instrumentation Agency Hiệp hội (xây dựng) trang thiết bị tia X
XST
Xilinx Synthesis Technology Công nghệ tổng hợp của hãng Xilinx
µC
Micro Controller Bộ vi ñiều khiển
µP
Micro Processor Bộ vi xử lý
xv
DANH MỤC HÌNH

Hình 1.1: Cơ cấu FPGA ñơn giản ………………………………………………… 8

Hình 1.2: Cấu hình bảng tra cứu với dữ liệu nhập/xuất ………………………… 9

Hình 1.3: Khối logic lập trình cơ bản trong FPGA ……………………………… 9

Hình 1.4: FPGA với các cột khối RAM ñược tích hợp ……………………………

10

Hình 1.5: Kết hợp các bộ nhân, cộng, tích lũy tạo tổ hợp MAC …………………

10

phương pháp thang trượt chuẩn …………………………………………………

28

Hình 1.18: (a) Phép biến ñổi trước lọc, (b) Khiểu biến ñổi phi tuyến, (c) Kiểu
biến ñổi thống kê, (d) Biểu diễn thống kê tương ñương của biến ñổi A/D ……… 29

Hình 1.19: Sơ ñồ bộ tạo dạng xung tương tự APS ………………………………

31

Hình 1.20: Sơ ñồ ñơn giản hóa của bộ DPP lý tưởng …………………………… 31

Hình 1.21: Trái-các dạng xung trong APS. Phải-các dạng xung trong DPP …… 32

Hình 1.22: Ngõ ra bộ vi phân ñối với hình thành xung tương tự (trái) và số (phải) 34

Hình 1.23: Tín hiệu từ 3 bộ tạo dạng khác nhau ………………………………… 34

Hình 1.24: Tính diện tích ñỉnh ……………………………………………………. 35

Hình 1.25: Tính INL của MCA ……………………………………………………

38

Hình 2.1: Sơ ñồ cấu trúc khối FPGA-MCA8K ghép máy tính …………………… 42



54

Hình 2.13: Tầng làm chậm và trộn tín hiệu ………………………………… 54

Hình 2.14: Bộ lọc thấp qua (LPF) ………………………………………………… 55

Hình 2.15: Tầng phát hiện ñỉnh và lưu phổ ………………………………… 56

Hình 2.16: Tầng giao diện của µC ………………………………………… 57

Hình 2.17: Sơ ñồ hệ phổ kế trùng phùng sử dụng TAC tại Viện NCHN ………… 59

Hình 2.18: Sơ ñồ nguyên tắc của hệ trùng phùng “sự kiện-sự kiện” kiểu số …… 60

Hình 2.19: Sơ ñồ khối hệ ghi-ño nơtron ………………………………………… 60

Hình 2.20: Sơ ñồ tổng thể khối MCA8K dùng EZ-USB trong hệ ñếm nơtron ……

62

Hình 2.21: Lưu ñồ thuật toán của chu trình ñọc/viết thời gian …………………… 63

Hình 2.22: Lưu ñồ thuật toán cho chương trình giao tiếp máy tính ……………….

64

Hình 2.23: Lưu ñồ thuật toán xử lý phổ của chương trình ứng dụng MCANRI …

66

Hình 2.36: Hiển thị các tham số liên quan phổ …………………………………… 72

Hình 2.37: Phím khởi phát/dừng chương trình …………………………………… 73

Hình 2.38: Hình biểu diễn con trỏ và các biểu tượng co-giãn phổ ……………… 73

Hình 2.39: Lưu ñồ thuật toán trình vi ñiều khiển ………………………………….

75

Hình 3.1: Cấu hình kiểm tra hoạt ñộng logic của 2
i
số kênh ño theo chỉ số i …… 79

Hình 3.2: Kết quả kiểm tra chỉ số kênh tương ứng dùng chương trình
MCANRI.exe ……………………………………………………………………

80

Hình 3.3: Cấu hình thí nghiệm ño ñộ phi tuyến vi phân DNL
FPGA-MCA8K
………… 81

Hình 3.4: Phổ tuyến tính vi phân của hệ SUT dùng khối FPGA-MCA8K ……… 81

Hình 3.5: Độ phi tuyến vi phân của khối FPGA-MCA8K ………………………

82

Hình 3.6: Cấu hình thí nghiệm ño DNL

152
Eu ……………………………

90

Hình 3.15: Phổ
152
Eu và ñường chuẩn năng lượng qua phép khớp 10 ñỉnh có các
giá trị năng lượng-kênh ghi trong bảng 3.11a ……………………………………

91

Hình 3.16: Đường chuẩn hiệu suất ghi ñầu dò theo năng lượng …………………

93

Hình 3.17: Đo phổ gamma của nguồn
60
Co,
137
Cs dùng khối DSP-MCA8K với
ñầu dò HPGe lần 1

94

Hình 3.18: Phổ thực nghiệm
60
Co,
137
Cs dùng DSP-MCA8K 94

Hình 3.24: Phổ nơtron ño trên kênh ngang số 4 Lò Đà Lạt 99 xix
DANH MỤC BẢNG
Bảng 3.1: Kết quả kiểm tra ñộ phi tuyến vi phân của SUT


Bảng 3.7: Số ñếm tích lũy theo thời gian thực và ñộ lệch số ñếm giữa hai hệ ño 88

Bảng 3.8: Số ñếm tích lũy theo thời gian thực và ñộ lệch số ñếm của hai khối
DSP-MCA8K và DSPEC ………………………………………………… 88

Bảng 3.9a: Phân tích số liệu thống kê ñếm ñể tính giá trị Khi bình phương …… 89

Bảng 3.9b: Bảng so sánh kết quả χ
2
của hai hệ SUT và RSS ……………………. 90

Bảng 3.10: Thông tin thời gian, ñịa ñiểm, nguồn, ñầu dò dùng trong hệ ño …… 91

Bảng 3.11a: Các giá trị ñịnh lượng thực nghiệm của 10 ñỉnh năng lượng gamma
từ nguồn
152
Eu ……………………………………………………………………

92

Bảng 3.11b: Các giá trị hoạt ñộ nguồn, thời gian ño, hiệu suất phát hiện ñỉnh
năng lượng gamma từ ñồng vị
152
Eu ……………………………………….

93

nghiên cứu áp dụng công nghệ FPGA và kỹ thuật DSP trong các nghiên cứu chế tạo
thiết bị ghi-ño bức xạ là rất cần thiết. Tuy nhiên, cho ñến những năm gần ñây các
nghiên cứu áp dụng kỹ thuật DSP và công nghệ FPGA ở trong nước nói chung và
tại Viện Nghiên cứu hạt nhân (NCHN) nói riêng còn rất khiêm tốn. Mặc dù có thể
trang bị các thiết bị theo công nghệ tích hợp tiên tiến nêu trên bằng cách nhập khẩu
sản phẩm từ nước ngoài, song việc tự nghiên cứu phát triển nhằm từng bước nội ñịa
hóa các hệ ñiện tử chuyên dụng ñã hoặc chưa có thương mại hóa là nhu cầu thực tế.
Vì những lý do ñã trình bày ở trên, vấn ñề “Nghiên cứu, xây dựng hệ thiết bị thu
nhận và xử lý số liệu dựa trên kỹ thuật DSP qua ứng dụng FPGA phục vụ nghiên
cứu vật lý hạt nhân thực nghiệm” ñã ñược chọn làm ñề tài luận án của nghiên cứu
sinh. Các mục tiêu cụ thể ñã ñược xác ñịnh trong luận án là nghiên cứu, thiết kế-chế
tạo một số khối ñiện tử phục vụ thí nghiệm ño ñếm bức xạ hạt nhân trên các kênh
ngang của Lò phản ứng hạt nhân Đà Lạt, bao gồm: 1) Nghiên cứu ứng dụng dòng
FPGA ñặc thù EPM7160E ñể thiết kế, chế tạo khối FPGA-MCA8K dùng phương
pháp liên kết cổng logic trong môi trường Max+PlusII; 2) Thiết kế, chế tạo khối
DSP-MCA1K và khối DSP-MCA8K dựa trên DSP qua ứng dụng dòng FPGA
XC3S400 và XC3S500 trong môi trường ISE; 3) Phát triển phần mềm logic hóa các
thuật toán xử lý tín hiệu số bằng VHDL dùng cho các khối thiết bị ñược thiết kế-chế

2

tạo; 4) Phát triển phần mềm ghi-ño và xử lý phổ trên nền Windows XP bằng ngôn
ngữ VC
++
và LabView, kể cả trình vi ñiều khiển cho µC.
Các nội dung nghiên cứu chính ñã ñược thực hiện trong luận án bao gồm:
• Phân tích tổng quan về quá trình phát triển hệ phổ kế ña kênh và hệ phổ kế trùng
phùng ở trong và ngoài nước.
• Nghiên cứu phương pháp khử tích chập trong cửa sổ ñộng (MWD) ñể thiết kế,
chế tạo hệ phổ kế ña kênh kỹ thuật số.

trong nước và trên thế giới, trong ñó tập trung phân tích các hướng nghiên cứu liên
quan ñến mục tiêu và nội dung của luận án; trình bày các phương pháp, kỹ thuật
ñược sử dụng trong luận án, ñặc biệt là phương pháp khử tích chập trong cửa sổ
ñộng ñể thiết kế, chế tạo hệ phổ kế ña kênh kỹ thuật số và thuật toán xử lý số liệu
thực nghiệm. Chương 2 trình bày các thực nghiệm thiết kế, chế tạo và thử nghiệm
các khối ñiện tử; phát triển phần mềm ứng dụng thu nhận dữ liệu và ñiều khiển thiết
bị. Chương 3 trình bày các kết quả kiểm tra và áp dụng thử nghiệm thực tế các khối
ñiện tử ñã chế tạo; tiến hành ghép nối, thử nghiệm các khối ñiện tử ñã chế tạo thành
hệ phổ kế ñộc lập; các kết quả thực nghiệm khảo sát các ñặc trưng của hệ phổ kế ñã
thiết lập của luận án; tiến hành ghép nối kiểm tra và áp dụng thử nghiệm hệ ño
nơtron trên kênh thực nghiệm nằm ngang của Lò phản ứng; kết quả kiểm tra và áp
dụng chương trình ñã phát triển với các nguồn ñồng vị
60
Co,
137
Cs,
152
Eu và thảo
luận về các kết quả thực nghiệm thu ñược. Phần kết luận của luận án nêu lên các kết
quả chính, các ñóng góp mới của luận án, ý nghĩa khoa học và thực tiễn của luận án,
ñồng thời ñề xuất hướng nghiên cứu cần tiếp tục.

các công trình nghiên cứu vật lý vừa nêu, có rất nhiều công trình liên quan ñến việc
xây dựng và phát triển thiết bị phục vụ các nghiên cứu này, hầu hết các công trình
ñó ñều sử dụng công nghệ ñiện tử thế hệ mới là DSP và FPGA; chẳng hạn như công
trình ñề cập ñến sự cải thiện ñộ phân giải vị trí của các ñầu dò HPGe chất lượng cao
sử dụng các phương pháp phân tích biên ñộ xung
[67], hoặc phân tích biên ñộ xung