Bộ KH & CN Bộ quốc phòng

Báo cáo khoa học: Nghiên cứu, thiết kế chế tạo các bộ chuyển mạch điốt PIN
1
mục lục

Công thức tính toán một số đại lợng dùng trong báo cáo. 4
Bảng các từ viết tắt. 4
Mở đầu 5
Chơng I: Tổng quan về các điốt bán dẫn siêu cao tần. 6
1.1. Điốt cao tần. 6
1.1.1. Khái quát về các điốt bán dẫn siêu cao tần. 6
1.1.2. Mạch điện tơng đơng. 7
1.1.3. Hoạt động của điốt ở các tần số siêu cao. 8
1.2. Nghiên cứu một vài loại điốt siêu cao tần thờng gặp. 8
1.2.1. Điốt Tunnel. 8
1.2.2. Điốt biến dung-Varicap. 10
1.2.3. Điốt PIN. 12
1.2.4. Sơ lợc về bộ hạn chế công suất dùng điốt PIN. 14
1.3. Mạch tơng đơng của điốt PIN. 17
1.3.1. Mạch tơng đơng khi thiên áp ngợc. 17
1.3.2. Mạch tơng đơng khi thiên áp thuận. 19
Chơng II: Tổng quan các giải pháp thiết kế chế tạo
bộ chuyển mạch siêu cao tần sử dụng điốt PIN. 20
2.1. Các dạng mắc điốt. 21
2.1.1. Điốt mắc shunt. 21
2.1.2. Điốt mắc nối tiếp. 25
2.2. Tổn hao ở công suất cao. 25
2.3. Các giới hạn của điốt. 28

máy thu Rađa P-37. 57
4.1. Nguyên tắc thiết kế chuyển mạch. 57
4.1.1. Chuyển mạch SPDT cho dải 0,5 đến 4,0 GHz. 57
4.1.2. Quá trình thiết kế bộ lọc chuyển mạch đa đờng. 59
4.1.3. Những yêu cầu điều khiển cơ bản. 62
4.1.4. Xem xét chuyển mạch. 63
4.1.5. Hạn chế mạch thiên áp. 64
4.2. Bộ hạn chế siêu cao tần bằng bán dẫn. 65
4.2.1. Bộ hạn chế varactor. 66
4.2.2. Bộ hạn chế đíôt PIN. 68
4.2.3. Bộ hạn chế điốt PIN giả tích cực. 70
4.2.4. Bộ hạn chế varactor-PIN. 71
4.2.5. Tổng kết. 71
4.3. Một số mô hình và mạch đã sử dụng trong thực tế. 72
4.3.1. Sơ đồ khối của một bộ hạn chế công suất. 72
4.3.2. Chuyển mạch SPDT- Mô hình chuyển mạch giảm méo. 73
4.3.3. Mở rộng dải thông của bộ chuyển mạch điốt PIN
(SPDT) mắc shunt. 76
4.4. Tính toán thiết kế cho mạch thực tế. 79
4.4.1. Vị trí bộ hạn công suất trong Rađa. 79
Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực SCT
sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu, thiết kế chế tạo các bộ chuyển mạch điốt PIN
3
4.4.2. Bộ hạn chế công suất bảo vệ máy thu. 81
4.4.3. Thiết kế khối xung điều khiển. 82
4.4.4. Thiết kế bộ chuyển mạch điốt PIN 85


Tổn hao phản hồi (Return Loss - RL):
= lg20RL [dB]
Hệ số tổn hao chèn (Insersion Loss - IL):
]lg[20 TIL

=
[dB]
Hệ số sóng đứng (SWR):

+
=
1
1
SWR

Bảng tần số:

VHF 3 - 30 kHz L 1 - 2 GHz
LF 30 - 300 kHz S 2 - 4 GHz
MF 0,3 - 3 MHz C 4 - 8 GHz
HF 3 - 30 MHz X 8 - 12 GHz
VHF 30 - 300 MHz Ku 12 - 18 GHz
UHF 0,3 - 3 GHz K 18 - 27 GHz
SHF 3 - 30 GHz Ka 27 - 40 GHz
U 40 - 60 GHz

Bảng các từ viết tắt:

cw: Continous Wave: Sóng liên tục.

nh khả năng hoạt động cho các thiết bị vô tuyến dân sự và quân sự.
Trong kỹ thuật siêu cao tần có một vấn đề hay gặp là thiết kế các bộ
chuyển mạch tốc độ cao, nó có chức năng dẫn hoặc ngăn tín hiệu đến những
cổng mà chúng ta mong muốn.
Công nghệ vi dải là công nghệ mới, bằng việc sử dụng kỹ thuật bay hơi
trong chân không và kỹ thuật ăn mòn cho phép sản xuất mạch có độ chính xác
cao, dễ sản xuất hàng loạt (bằng phơng pháp tự động), mạch có kích thớc bé
(cả thể tích và trọng lợng), có khả năng tơng thích với quy trình mạch tích
hợp, phạm vi trở kháng đặc trng hợp lý, tổn hao thấp, dải thông tơng đối rộng,
nhng nó có giới hạn về mức công suất tơng đối thấp so với ống dẫn sóng. Vì
vậy, nó thờng đợc ứng dụng nhiều hơn trong các linh kiện thụ động nh: bộ
chuyển mạch, bộ suy hao, bộ lọc, bộ cộng/chia, bộ định hớng và bộ di pha.
Thiết kế, chế tạo bộ chuyển mạch trên mạch vi dải đòi hỏi phải tính
toán các tham số thiết kế và quá trình gia công chính xác. Nếu không tính toán
và thiết kế chính xác thì sẽ không đảm bảo đ
ợc độ cách ly giữa các cổng; cũng
nh làm tăng tổn hao giữa các cổng cần thông suốt; dẫn đến không đạt mức yêu
cầu và thờng làm rối loạn chức năng của hệ thống. Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực SCT
sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu, thiết kế chế tạo các bộ chuyển mạch điốt PIN
6
Chơng I: Tổng quan về các điốt bán dẫn siêu cao tần.

1.1 Điốt cao tần:

Điốt Tunnel do có tập âm bé nhng vì công suất ra rất nhỏ, tần số làm việc
không cao nên đợc dùng chủ yếu làm ngoại sai tại chỗ cho các máy thu ngoại
class="bi x1c yd3 w9 h20"
Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực SCT
sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu, thiết kế chế tạo các bộ chuyển mạch điốt PIN
8
1.1.3. Hoạt động của điốt ở các tần số siêu cao:
Giả thiết rằng các tham số kí sinh không đợc phối hợp, tồn tại một tần số
fc mà tại tần số cao hơn fc sụt áp trên r
s
lớn hơn sụt áp trên tiếp giáp R
j
song
song với C
j
. Tại dòng thiên áp thấp và tần số cao thì điện trở tiếp giáp lớn hơn trở
kháng của điện dung tiếp giáp và đíôt đợc mô tả là rs nối tiếp với C
j
. Tần số cắt
là fc=l/(2r
s
C
j
). Để đảm bảo tín hiệu hoạt động tốt tại tiếp giáp chỉnh lu thì ta
chọn tần số cắt lớn hơn nhiều tần số tín hiệu.
Tại các tần số siêu cao thì cần có điện dung tiếp giáp rất nhỏ. Rất nhiều

Là điốt có tiếp giáp p-n có các mức tạp chất kích thích rất cao, còn gọi là các
điốt p++ _ n++. Tạp chất kích thích gây ra một mật độ điện tử lớn hoặc các trạng
class="bi x1c yd3 w9 h23"
class="bi x1c yd3 wc h25"
class="bi x1c yd3 w0 h1f"
Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực SCT
sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu, thiết kế chế tạo các bộ chuyển mạch điốt PIN
12














= 1exp
kT
qU
II

-3
cm 2ì10
-3
cm
2
Lớp I
7,6ì10
-3
cm 3,12ì10
-3
cm
2
Lớp N+
10,2ì10
-3
cm 4,5ì10
-3
cm
2
Lớp kim loại
0,127ì10
-3
cm 4,5ì10
-3
cm
2
Lớp đế
10,2ì10
-2
cm 12.9ì10

o
và độ linh động à
p
và à
h
.

)(
00 hp
qpqnEEJ
à
à

+
== (1.3)
Các đơn giản hoá việc phân tích nếu giả định rằng mật độ điện tử và lỗ
trống bằng nhau ở toàn bộ miền I, cả hai loại hạt mang điện tích có độ linh động
nh nhau, độ linh động lỡng cực
sp
à
là:
hc
hc
sp
àà
à
à
à
+
=

r
); ở đó
r
là thời
gian tái hợp. Với trạng thái ổn định thì sự tái kết hợp của các hạt mang đợc cân
bằng với dòng chảy qua. Tốc độ thay đổi của điện tích khi ngắt dòng phải bằng
dòng gốc:
r
t
rr
t
Q
t
Q
t
Q
I

0
0
0
0
0
exp =







Nếu độ dài khuếch tán của hạt mang là L (độ dài trung bình của các hạt
mang điện khuếch tán trớc khi tái hợp) mà lớn hơn độ dài miền I thì có thể giả
thiết mật độ điện tích là hằng số trong miền I. ở nơi mà độ dài miền I có thể so
sánh với L thì sự thay đổi mật độ hạt mang điện qua miền I và R
i
đợc xác định:
)2/(
)/(
2
)()(
0
00
LWsh
Lxch
qDA
LI
xpxn ==
(1.8)
Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực SCT
sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu, thiết kế chế tạo các bộ chuyển mạch điốt PIN
14
)]2/([2)2/(
2
0
LWsharctgLWsh
I

PIN nh một bộ bảo vệ siêu cao tần đã đợc nghiên cứu rộng rãi. Các điốt PIN
đã đợc đa vào làm các bộ hạn chế công suất bảo vệ máy thu. Điốt varactor
đợc sử dụng chỉ giới hạn công suất cao tới khoảng 10kW công suất đỉnh, tuy
nhiên, trong thực tế ít khi sử dụng điốt này trong trờng hợp công suất lớn. Bởi vì
kích thớc tiếp giáp của nó nhỏ. Kích thớc tiếp giáp là nhân tố quyết định đến
khả năng xử lý của điốt với lợng lớn công suất.
Điốt PIN điện áp có khả năng xử lý công suất tuyệt vời. Tuy nhiên, loại
điốt này có một lớp I dày và làm cho tốc độ chuyển mạch không nhanh. Có thể
khắc phục nhợc điểm này của điốt PIN bằng cách sử dụng điốt nắn tiếp điểm
tinh thể để cấp dòng thiên áp. Nói chung, điều này đợc thực hiện bằng cách
chèn một mạch ghép vào đờng truyền để tạo dòng tinh thể đủ để điều khiển độ
dẫn của điốt PIN. Nhợc điểm của công nghệ này là tồn tại thời gian giữ chậm
khoảng 100ns, làm cho một lợng lớn công suất lọt đỉnh truyền qua. Trong nhiều
trờng hợp, công suất lọt đỉnh này có thể đợc loại bỏ bằng một tầng thứ hai sử
dụng điốt varactor. Khi tầng thứ hai đợc khử ghép bởi tầng điốt PIN trên hầu
hết độ rộng xung, xử lý công suất không còn là vấn đề nữa. Tuy nhiên một vấn
đề thực sự phức tạp đó là khi lắp đặt và điều chỉnh nhiều tinh thể thiên áp khi cần
sử dụng nhiều điốt PIN.
Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực SCT
sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu, thiết kế chế tạo các bộ chuyển mạch điốt PIN
15
Điốt PIN hoạt động theo nguyên tắc cơ bản sau:
Điện trở của điốt PIN có thể thay đổi bằng hai cách: đa công suất
siêu cao tần lớn vào hoặc cấp nguồn thiên áp cho điốt. Khi không đợc
cấp nguồn điốt PIN có điện trở lớn và vì vậy nó hoạt động nh một tụ
cao tần có hệ số phẩm chất lớn ở tần số siêu cao. Lúc này tín hiệu nhỏ

trong đó:
R là điện trở của điốt.
I là dòng thiên áp cấp cho điốt [mA].
K là hằng số. K = 20 50.
Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực SCT
sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu, thiết kế chế tạo các bộ chuyển mạch điốt PIN
16
Giá trị của R thay đổi từ 0,5 đến 10k.
Điện áp đánh thủng của điốt PIN là tơng đối lớn: từ vài trăm vôn đến vài
nghìn vôn. Nhiệt độ cho phép cực đại T
max
150
0
C.
* Nh vậy có 2 cách dùng điốt PIN nh một bộ hạn chế công suất.
Cách thứ nhất: hạn chế một cách tích cực. Trở kháng của điốt và dẫn
theo là tổn hao của nó đợc điều khiển bằng dòng thiên áp một chiều
cấp cho điốt và không phụ thuộc vào công suất siêu cao tần trên toàn
dải tần (Đây chính là bộ chuyển mạch điốt PIN).
Lúc này điốt làm việc nh một chuyển mạch. Nó trở thành một điện trở
nhỏ khi có 1 xung dòng thiên áp đi qua.
Cách thứ hai: hạn chế một cách thụ động. Khi không có cấp nguồn
thiên áp ngoài, ở một mức công suất siêu cao tần nào đó điốt PIN bắt
đầu tạo ra 1 dòng phản hồi trực tiếp và kết quả là điện trở của điốt giảm
tỷ lệ nghịch với dòng tăng. Nh vậy công suất đi đến tải sẽ bị hạn chế
đến một giá trị an toàn. ở đây điốt PIN đóng vai trò nh 1 chuyển

Báo cáo khoa học: Nghiên cứu, thiết kế chế tạo các bộ chuyển mạch điốt PIN
18
1.3.1. Mạch tơng đơng khi thiên áp ngợc:
Sử dụng mạch tơng đơng khi thiên áp ngợc mô tả trong hình (1.7a),
dẫn nạp Y
r
của mạch là:










+
+

+
+
=
c
rco
rj
rco

jsco
CRf

, tần số cắt của điốt.

1
)2(

=
jsr
CLf

, tần số cộng hởng nối tiếp khi thiên áp ngợc.
Đối với một điốt mẫu trong bảng (1.2),
GHzf
co
210
=
và GHzf
r
10= . Nếu
dự đoán nó có thể đợc từ giá trị
co
f cao, hầu hết các ứng dụng đều cho phép sử
dụng dạng xấp xỉ:






<<








r
f
f
, có kết quả gần đúng:

trr
CjGY

+

(1.13)
trong đó:

cjt
cosr
CCC
ffRG
+=
=
2
)/)(/1(


1.3.2. Mạch tơng đơng khi thiên áp thuận:

Sử dụng mạch tơng đơng khi thiên áp thuận nh ở hình (1.7b), chúng ta
thu đợc biểu thức dẫn nạp cho trờng hợp này là:








+
+
+
=
2222
)()(
sf
s
c
sf
f
f
LR
L
Cj
LR
R

ở tần số cao,
22
)(
sf
LR

<<
, và theo phép xấp xỉ hữu dụng:








+








=
s
c
s
f

Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực SCT
sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu, thiết kế chế tạo các bộ chuyển mạch điốt PIN
22
Chúng ta xem xét các vấn đề của điốt mắc shunt trên đờng tuyền TEM
có trở kháng đặc tuyến Zo. Với yêu cầu mạch đảm bảo tổn hao nhỏ nhất (thiên
áp ngợc) và cách ly lớn nhất (thiên áp thuận) ở tần số fo. Trong số liệu ví dụ
của điốt mẫu nêu trong bảng (1.2) sẽ đợc sử dụng với Zo =50 và fo=2.0GHz.
Để đảm bảo phép đo chất lợng của mạch này (thực sự SPDT đơn thuần hoặc
chuyển mạch ON-OFF), xác định đặc tuyến tổn hao trong dải 1 và 2 octave fo
cho hai trờng hợp tổn hao chèn thấp và cao.
Điều kiện tổn hao chèn thấp (thiên áp ngợc):
Để thực hiện tổn hao nhỏ nhất ở fo, cần thiết đa vào một điện cảm Lp
mắc song song với điốt nh mô tả ở hình (2.3) cộng hởng với tổng điện dung C
t

ở fo. Vì vậy Lp là:

[
]
1
2
0
)2(

=
tp






+






+=
2
0
2
0
22
1log10
BZGZ
L

(2.2)
Rõ ràng,
L

nhỏ nhất khi B =0, nghĩa là, ở trạng thái cộng hởng. Trong
trờng hợp xem xét dới đây G =Gr và
p
t

1
1





tr
p
tr
CjGY
L
CjGY
(2.3)
với
00
2 f


= .
Khi cộng hởng, f =fo, B =0.

2
0
0
2
1log10)(


















+
+






+
+=
2
22
0
2
22
0







+=
s
sf
C
LjRZ


1

hoặc








+=
2
2
0
1


+=


ở tần số fo/2, trở kháng trong trờng hợp mắc shunt đợc tính:

3
3
0 s
f
Lj
RZ

=
và
dB
f
HH
8,8)100.1(
2
9
0
=ì=









2
0

và
dB
H
5,12)1041.1(
9
=ì


ở tần số
0
2 f , chúng ta cũng có dB
H
5,12)1082,2(
9
=ì

. Có thể thấy rằng,
độ cách ly sẽ giảm không đáng kể theo tần số. Đối với mô hình đơn giản đợc