196
Bài 15: Bộ chuyển đổi tơng tự - số
(Analog to Digital Converter)
A. Phần tóm tắt lý thuyết
1. Bộ biến đổi tơng tự/số (ADC).
Hình vẽ sau mô tả chức năng của ADC 4 bit.
Bảng chân lý của bộ ADC này có thể lấy toàn bộ số liệu trong bảng chân lý bộ
DAC bài trớc. Mạch điện bố trí bên trong của bộ ADC khá phức tạp. Dới đây
chỉ là một ví dụ sơ đồ logic của bộ ADC này bao gồm một DAC, một mạch đếm
modun 16, một cửa và, một mạch so sánh điện áp.
Mạch so sánh thực hiện việc so sánh điện áp ở đầu vào A và điện áp ở đầu vào
B. Nếu điện áp lối vào A lớn hơn điện áp lối vào B (A > B) thì mức logic đầu ra X
của Comparator là cao (A > B, X = 1). Ngợc lại thì mức logic đầu ra thấp (A < B,
X = 0).


1,6
2,0
2,4
2,8
3,2
3,6
4,0
4,4
4,8
5,2
5,6
6,0
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
Giả sử điện áp V
vào

1,5v 1,2 1
1,5v 1,6 0
CK 1
CK 1
CK 1
CK 1
CK 1
C
P
0 0 0 1
C
P
0 0 1 0
C
P
0 0 1 1
C
P
0 1 0 0
0 0 1 0 0
Không có xung nhịp
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 0
(dừng)
0,4
0,8
1,2

1
0,6
4,0
=

Công thức tổng quát nh sau:
Độ phân giải =
12
1

n
; n là số bit
Số bit càng lớn và do đó độ phân giải càng nhỏ thì chất lợng càng cao. Độ
phân giải của bộ biến đổi 6 bit là
63
1
, 8 bit là
255
1
, 10 bit là
023.1
1
và 12 bit là
095.4
1

Sự thay đổi nhịp nhàng (hay đơn điệu) của một bộ biến đổi là rất cần thiết,
nhất là bộ DAC (hình a phần trên). Hình b là không nhịp nhàng bởi vì có đoạn mà
điện áp không tăng đúng 1 LSB khi số nhị phân thay đổi. So với đờng chuẩn
(chấm chấm), sai số gặp phải là

chúng. 200
B. Phần thực nghiệm
1. Nghiên cứu bộ biến đổi tơng tự - số (ADC) theo kiểu đếm bậc thang

Ngày nay ngời ta đã sản xuất nhiều bộ ADC dới dạng chíp hoàn chỉnh.
Tuy nhiên sơ đồ nguyên lý của mạch điện tử bên trong chíp vẫn theo
nguyên tắc chung nh ta trình bày trong lý thuyết. Bộ ADC nào cũng có
mạch so sánh và bộ DAC. Sự khác nhau ở chỗ ngời ta sử dụng loại mạch
nào nằm giữa Comparator và DAC để tạo tín hiệu bậc thang. Nếu dùng
mạch đếm nh ta nói ở trên thì đó là Counter Ramp ADC. Nếu là mạch
phát bậc thang (Ram Generator) đó là Ramp ADC, nếu là mạch ghi gần
đúng liên tiếp (Successive aproximation Register = Sar) đó là SAR ADC.
Sau đây ta sẽ nghiên cứu bộ biến đổi ADC kiểu bậc thang có sơ đồ khối
nh sau:


201
Bộ so sánh
Data in
Vo
0
1
2
3
4
5
6
7
7
6
5
4
3
2
1
0
7
6
5
4
3
2
1
0
1
CLR

5V
5V
IN+
IN-
V+
V- LATCH
GND
OUT
OUT
___
DAC8
D7
D6
D5
D4
D3
D2
D1
D0
Vref-
Vref+
Vout
1 Hz
0/5V
74LS161A
CEP
CET
CP
D3
D2


202
Kích đúp chuột vào biểu tợng máy phát. Chọn dạng sóng phát là Sin
Wawe Data. Sau đó đặt các giá trị theo bảng sau:

Bớc 3:

- Tiến hành thí nghiệm và điền đầy đủ vào bảng số liệu sau:
V
i
(V)
CLR

Q
7
Q
6
Q
5
Q
4
Q
3
Q
2
Q
1
Q
0
V

 S¬ ®å thÝ nghiÖm:
Bé so s¸nh
Data in
Vo
1
0
2
4
6
1
3
5
7
0
1
2
3
4

IN-
V+
V- LATCH
GND
OUT
OUT
___
DAC8
D7
D6
D5
D4
D3
D2
D1
D0
Vref-
Vref+
Vout
74LS502
Start
Qd
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7


204
01 Vôn kế [Analog/Intruments/Multimeter]
01 Bộ so sánh [Comparaters/Comparators/AD 8561]
08 Logic Display [Displays/Digital/Logic Display] (9)
01 Máy phát chức năng [Analog/Instruments/Signal Gen]
01 IC 74LS502 [User Difined/Macro/74LS502]
Bớc 2:

- Chọn chế độ mô phỏng analog: Simulation -> Analog Mode
- Đặt Multimeter hoạt động ở chế độ đo: DC Voltage
- Đặt chế độ máy phát:
Kích đúp chuột vào biểu tợng máy phát. Chọn dạng sóng phát là Sin
Wawe Data. Sau đó đặt các giá trị theo bảng sau:

Bớc 3:

- Tiến hành thí nghiệm và điền đầy đủ vào bảng số liệu sau:
V
i
(V)
CLR
Q
7
Q
6
Q
5
Q
4


206

208
3. Bé chuyÓn ®æi A/D hiÖn thÞ 3 sè r−ìi

Tªn IC: ADC7106, ADC7107
210