CÁC HỌ VI MẠCH LOGIC CƠ BẢN
CÁC HỌ VI MẠCH LOGIC CƠ BẢN
I. TỔNG QUAN………………………………………………………………..3
1. Các họ mạch logic lưỡng cực……………………………………………3
2. Các họ mạch logic đơn cực...……………………………………………3
II. ĐẶC ĐIỂM CHUNG CỦA CÁC VI MẠCH LOGIC…………………….4
1. Phân loại các IC số………………………………….……………………4
2. Các đặc trưng……………………………………………………………..4
III. CÁC HỌ CỔNG LOGIC………………………………………………….10
1. Họ DDL (DIODE DIODE LOGIC)…………………………………….11
2. Họ DTL (DIODE-TRANSISTOR LOGIC) …………………………..13
3. Họ TTL (TRANSISTOR-TRANSISTOR LOGIC) ……………………13
a. Các đặc điểm của họ TTL chuẩn………………………………………..14
b. Họ TTL cải tiến…………………………………………………………15
c. TTL với ngõ ra cực thu hở (OPEN COLLECTOR OUTPUT)………....17
d. Họ TTL ba trạng thái (TRISTATE)…………………………………….17
1. Họ RTL (RESISTOR-TRANSISTOR LOGIC).……………………….18
2. Mạch logic MOS……………………………………………………….19
a. Họ CMOS……………………………………………………………….21
b. Cổng cơ bản NMOS………………………………….…………………26
1. Họ ECL (EMITTER COUPLED LOGIC)……………………………...27
2. Tóm tắt đặc trưng của một vài họ cổng logic…………………………...28
3. IC số……………………………………………………………………..29
a. Mức tích hợp…………………………………………………………….30
b. Kí hiệu vỏ của IC số…………………………………………………….30
c. Một số IC thường gặp…………………………………………………...31
CÁC HỌ VI MẠCH LOGIC CƠ BẢN
z
CÁC HỌ VI MẠCH LOGIC CƠ BẢN
I. TỔNG QUAN
Xét về cơ bản có 2 lọai thiết bị bán dẫn là lưỡng cực và đơn cực. Dựa trên

và thời trễ
truyền từ cao xuống thấp t
PHL
. Hai giá trị này thường khác nhau. Sự thay đổi
trạng thái được xác định ở tín hiệu ra. Thí dụ tín hiệu qua một cổng đảo
3
CÁC HỌ VI MẠCH LOGIC CƠ BẢN
- Tùy theo họ IC, thời trễ truyền thay đổi tử vài ns đến vài trăm ns. Thời trễ
truyền càng lớn thì tốc độ làm việc của IC càng nhỏ.
b. Tổn hao công suất (Power requirement ), xác định bởi tích số nguồn cung
cấp Vcc và dòng Icc (giá trị trung bình của dòng Icc mức 0 và mức 1), đơn vị
mW.
P
D
(avg) = I
CC
(avg) . V
CC
c. Chỉ số giá trị , xác định bởi tích số tốc độ và công suất
- Để đánh giá chất lượng IC, người ta dùng đại lượng tích số công suất-vận
tốc đó là tích số công suất tiêu tán và thời trễ truyền. Chỉ số giá trị (pJ) = thời
gian trì hoãn truyền đạt (ns) x công suất (mW).
- Thí dụ họ IC có thời trễ truyền là 10 ns và công suất tiêu tán trung bình là
50 mW thì tích số công suất-vận tốc là:
10 ns x 5 mW =10.10
-9
x5.10
-3
= 50x10
-12

(High level input voltage) : điện áp tối
thiểu mà cổng có thể nhận biết mức 1
- Điện áp đầu vào ở mức thấp V
IL
(Low level input voltage) : điện áp tối đa
mà cổng có thể nhận biết mức 0
- Điện áp đầu ra ở mức cao V
OH
(High level output voltage) : điện áp tối
thiểu tại đầu ra tương ứng mức 1
- Điện áp đầu ra ở mức thấp V
OL
(Low level output voltage) : điện áp tối đa
tại đầu ra tương ứng mức 0
- Cường độ dòng điện đầu vào mức cao I
IH
(High level input current) :
dòng tối thiểu được cung cấp tương ứng với mức 1
- Cường độ dòng điện đầu vào mức thấp I
IL
(Low level input current) :
dòng tối đa được cung cấp tương ứng với mức 0
- Cường độ dòng điện đầu ra mức cao I
OH
(High level output current) :
dòng cực đại mà ngõ ra cung cấp tương ứng với mức 1
- Cường độ dòng điện đầu ra mức thấp I
OH
(Low level output current):
dòng cực tiểu mà ngõ ra cung cấp tương ứng với mức 0

Lề nhiễu mức cao: V
NH
= V
OH
(min) - V
IH
(min)
Lề nhiễu mức thấp: V
NL
= V
IL
(max) - V
OL
(max)
- Khi tín hiệu ra ở mức cao đưa vào ngã vào, bất cứ tín hiệu nhiễu nào có
giá trị âm và biên độ >V
NH
đều làm cho điện thế ngã vào rơi vào vùng bất định
và mạch không nhận ra được tín hiệu thuộc mức logic nào. Tương tự cho trường
hợp ngã ra ở mức thấp tín hiệu nhiễu có trị dương biên độ >V
NL
sẽ đưa mạch
vào trạng thái bất định.
6
CÁC HỌ VI MẠCH LOGIC CƠ BẢN
g. Mi ề n nhiệt độ họat động , từ 0-70
0
C cho các ứng dụng tiêu dùng và công
nghiệp, từ 55
0

giảm độ rộng sườn xung (tức làm cho đường dốc lên và dốc xuống của tín hiệu
ra dốc hơn) khi qua mạch. Lề nhiễu càng lớn khi vùng chuyển tiếp của ngã vào
càng nhỏ, tín hiệu ra thay đổi trạng thái trong một khoảng thời gian càng nhỏ
nên sườn xung càng dốc. Tuy nhiên vẫn còn một khoảng sườn xung nằm trong
vùng chuyển tiếp nên tín hiệu ra không vuông hoàn toàn.
8
CÁC HỌ VI MẠCH LOGIC CƠ BẢN
- Để cải thiện hơn nữa dạng tín hiệu ngã ra, bảo đảm tính miễn nhiễu cao,
người ta chế tạo các cổng có tính trễ điện thế, được gọi là cổng Schmitt Trigger
(hình a).
Hình (b) mô tả mối quan hệ giữa V
out
và V
in
của một cổng đảo Schmitt
Trigger.
Ký hiệu các cổng Schmitt Trigger.
j. Yêu cầu v ề nguồn
k. Tính đa dạng , khả năng tích hợp, giá thành, chế tạo, dễ phối hợp với vi
mạch công nghệ khác.
9
CÁC HỌ VI MẠCH LOGIC CƠ BẢN
III. CÁC HỌ CỔNG LOGIC
1. HỌ DDL (DIODE DIODE LOGIC)
Là họ cổng logic do các diode bán dẫn tạo thành.

(a) Sơ đồ cổng AND
(b)Sơ đồ cổng OR
Nguyên lý hoạt động của cổng rất đơn giản. Đối với trường hợp (a) chỉ duy
nhất một tổ hợp biến vào A = B = H (logic 1) làm cả hai diode D1, D2 đều bị

Lưu ý: khi các ngõ vào A,B để hở (thả nổi ngõ vào) thì không có dòng
chảy ra ở A, B nên ngõ vào để hở giống như nối lên cao (logic 1)
Đầu ra TTL hoạt độ__________ng như bộ thu nhận dòng ở trạng thái thấp
(Q4) và cung cấp dòng ở trạng thái cao (Q3)
Ngõ ra Y kéo lên Transistor nên được gọi là ngõ ra kéo lên tích cực
(Active pull up) hay còn gọi là ngõ ra cột chạm (Totel pole). Với Q3 sẽ không
có dòng nào truyền qua
Rc khi ngõ ra ở mức thấp nên sẽ giảm bớt dòng tiêu hao trong mạch. Trong
khi kiểu kéo lên thụ động sẽ làm cho Q4 dẫn một dòng khá lớn khi ngõ ra ở
mức thấp
Ưu điểm thứ hai của cấu hình Totem pole là khi Y ở trạng thái cao, Q3 có
trở kháng đầu ra thấp nên rất thuận tiện nếu tải có tính dung C
12