2009
dce
Thiết kế mạch số dùng HDL
Chương 1: Phương pháp luận thiết kế vi
mạch số
Computer Engineering 2009
©2009, Pham Quoc Cuong
2
Advanced Digital Design with the Verilog HDL –
chapter 1
Nội dung chính
•
Phương pháp luận thiết kế
•
Tham số công nghệ vi mạch
Computer Engineering 2009
©2009, Pham Quoc Cuong
3
Advanced Digital Design with the Verilog HDL –
chapter 1
Nội dung chính
•
Phương pháp luận thiết kế
•
Tham số công nghệ vi mạch
Computer Engineering 2009
©2009, Pham Quoc Cuong
4
Advanced Digital Design with the Verilog HDL –
chapter 1
Các xu hướng thiết kế

Là ngôn ngữ thuộc lớp ngôn ngữ máy tính
(computer language)

Dùng miêu tả cấu trúc và hoạt động một vi mạch

Dùng mô phỏng, kiểm tra hoạt động vi mạch

Biểu diễn hành vi theo thời gian và cấu trúc không
gian của mạch

Bao gồm những ký hiệu biểu diễn thời gian và sự
đồng thời (time and concurrence)
Computer Engineering 2009
©2009, Pham Quoc Cuong
7
Advanced Digital Design with the Verilog HDL –
chapter 1
Ngôn ngữ đặc tả phần cứng (HDL)
•
Ưu điểm

Dễ quản lý những mạch lớn và phức tạp

Uyển chuyển và độc lập với công nghệ

Cho phép tái sử dụng những thiết kế có sẵn

Mạch có thể được tổng hợp tự động từ đặc tả
•
Verilog


Năng lương tiêu hao

…
•
Biểu diễn

Đồ thị trạng thái (state transation graph)

Máy trạng thái (algorithmic-state machine)

Ngôn ngữ cấp cao: SystemC, SuperLog…

…
Computer Engineering 2009
©2009, Pham Quoc Cuong
10
Advanced Digital Design with the Verilog HDL –
chapter 1
Thiết kế phân hoạch (Design Partition)
•
Mạch lớn được phân chia
thành các mạch nhỏ hơn
•
Mỗi mạch nhỏ này được
đặc tả bằng HDL
•
Mỗi mạch nhỏ có thể
được tổng hợp trong thời
gian chấp nhận được

Kiểm tra chức năng

Sửng dụng những công cụ tổng hợp tối ưu và ánh xạ thiết
kế vào một công nghệ
Computer Engineering 2009
©2009, Pham Quoc Cuong
12
Advanced Digital Design with the Verilog HDL –
chapter 1
Mô phỏng và kiểm tra chức năng
(Simulation & Function verification)
•
Quay về bước 3 nếu
phát hiện lỗi
•
3 bước tiến hành kiểm
tra

Lập kế hoạch kiểm tra:
chức năng nào cần kiểm
tra và kiểm tra thế nào?

Thiết kế mẫu kiểm tra
(testbench)

Thực hiện kiểm tra
Test plantestbench

•
Bảo đảm những khác biệt giữa các chức năng
biểu diễn bằng mô hình hành vi và thiết kế
được giải quyết hoàn toàn
•
Sign-off được thực hiện sau khi tất cả các lỗi
chức năng được giải quyết xong
Computer Engineering 2009
©2009, Pham Quoc Cuong
15
Advanced Digital Design with the Verilog HDL –
chapter 1
Tổng hợp mức cổng và ánh xạ công nghệ
(Gate-level synthesis and Technology mapping)
•
Sử dụng công cụ tổng hợp để tạo ra biểu diễn
luận lý tối ưu và hiện thực theo một công nghệ
hiện có
•
Công cụ tối ưu loại bỏ những dư thừa và giảm
diện tích mạch logic cần dùng để hiện thực
•
Kết quả sẽ được ánh xạ vào một FPGA

Netlist

Cơ sở dữ liệu
Computer Engineering 2009
©2009, Pham Quoc Cuong
16


Thay đổi công nghệ
Computer Engineering 2009
©2009, Pham Quoc Cuong
18
Advanced Digital Design with the Verilog HDL –
chapter 1
Kiểm tra sản phẩm và mô phỏng lỗi
(Test generation and fault simulation)
•
Sau khi chế tạo, mạch tích hợp phải được
kiểm tra tính đúng đắn (lỗi sản xuất - không
phải lỗi thiết kế)
•
Có thể dùng lại những mẫu kiểm tra mô hình
hành vi để kiểm tra sản phẩm sau khi chế tạo
•
Mô phỏng lỗi là quyết định một tập hợp các
mẫu dùng để kiểm tra có phát hiện ra lỗi hay
không Sử dụng phần mềm tạo thêm các
mẫu thử
Computer Engineering 2009
©2009, Pham Quoc Cuong
19
Advanced Digital Design with the Verilog HDL –
chapter 1
Sắp đặt và nối dây (placement and routing)
•
Sắp xếp các linh kiện
(cell) lên một vùng giới

(compromise)
•
Nhiễu
•
Tiêu hao năng lượng
Computer Engineering 2009
©2009, Pham Quoc Cuong
21
Advanced Digital Design with the Verilog HDL –
chapter 1
Loại bỏ ký sinh (Parasitic extraction)
•
Điện dung ký sinh (parasitic capaciance)

Không có trong thiết kế

Ảnh hưởng xấu đến hoạt động của mạch

Làm giảm băng thông
•
Sử dụng phần mềm để tạo ra các kiểm tra
chính xác về các đặc tính điện và thời gian
(electrical characteristics and timing
performance)
Computer Engineering 2009
©2009, Pham Quoc Cuong
22
Advanced Digital Design with the Verilog HDL –
chapter 1
Design sign-off

arrays
Standard
Cells
Full-custom
IC