ĐẠI HỌC ĐÀ NẴNG
TRƯỜNG ĐẠI HỌC BÁCH KHOA
oOo
TIỂU LUẬN MÔN HỌC
TÊN TIỂU LUẬN:
THIẾT KẾ MẠCH IN ĐỂ CẢI
THIỆN EMC TRONG VI ĐIỀU KHIỂN
Giảng viên hướng dẫn: PGS.TS. TĂNG TẤN
CHIẾN
Học viên thực hiện : Phạm Minh Hải
Khóa : K25 KTĐT 2012-2014
Đà Nẵng, tháng 11 / 2013
Tiểu luận Tương thích Điện Từ
MỤC LỤC
2
Tiểu luận Tương thích Điện Từ
CHƯƠNG 1. NGUỒN NHIỄU TRONG VI ĐIỀU KHIỂN
1
1.1. Thiết kế của vi điều khiển thông dụng
Hình dưới mô tả mạch in của vi điều khiển thông dụng:
Hình 1.1: Layout của vi điều khiển
Tất cả các mạch logic bên trong ngoại trừ bộ chuyển đổi AD, bộ dao động và
I/O-ring được xem là mạch lõi. Thông thường mạch lõi không có kết nối đến các chân
ngoại trừ chân nguồn của nó. Ví dụ trong hình trên, mạch lõi chứa CPU, PLL, bộ nhớ
chương trình, bộ nhớ RAM và thiết bị ngoại vi bao gồm bộ nhớ CAN. I/O-ring bao
gồm hệ thống đường nối đất và nguồn với bộ đệm cổng và mạch bảo vệ của nó. Bộ
cấp nguồn I/O-ring của hầu hết các vi điều khiển được tách rời khỏi nguồn cung cấp
điện lõi.
1.2. Các nguồn nhiễu chính
1.2.1. Bộ dao động
Hình 1.2 cho thấy biểu đồ đo lường điển hình của các tín hiệu dao động thạch

mức bức xạ tương đương.
1.2.3. Giao tiếp bộ nhớ ngoài
Giao tiếp bộ nhớ ngoài bao gồm bus địa chỉ, bus dữ liệu và một số tín hiệu điều
khiển. Bus địa chỉ được xuất ra bởi vi điều khiển và thường cung cấp tín hiệu không
có chu kỳ, do đầu vào không tuyến tính. Do vậy, phân bố EME trên bus địa chỉ khá
nhiễu ở dải băng rộng. Vì các bit có địa chỉ thấp hơn thường chuyển đổi liên tục hơn
so với các bit địa chỉ cao có nhiều tín hiệu tới hạn.
Trong trường hợp bộ nhớ ngoài là bộ nhớ chỉ đọc hoặc bộ nhớ flash, bus dữ
liệu được truyền bởi bộ nhớ, nhưng ngay cả khi bộ nhớ là một bộ nhớ RAM thì chu kỳ
đọc thường chiếm ưu thế. Do đó phân bố EME của bus dữ liệu chủ yếu được xác định
bởi các thiết bị nhớ.
Đối với EME, tín hiệu điều khiển là một phần đáng quan tâm nhất của giao
diện bộ nhớ. Tín hiệu quan trọng nhất là trình điều khiển xung nhịp hệ thống và/hoặc
bộ nhớ (SDRAM) vì nó tạo ra nhiễu biên độ hẹp đáng kể. Ngay cả khi chân là open
nhưng được kích hoạt thì phân bố nhiễu của nó có thể là đáng kể. Vì vậy, bất cứ khi
nào có thể, bộ kích thích xung nhịp này nên được tắt.
Cuối cùng, các tín hiệu nhấp nháy (RAS, CAS, ASTB, vv) là nguồn nhiễu tiềm
tàng khi nó thường xuyên và bằng cách nào đó chuyển đổi lặp đi lặp lại (biên độ hẹp).
1.2.4. Các cổng cho các mục đích chung trong I/O-ring
Sự phân bố EME của các chân nói chung không thể được ước lượng như việc
cấu hình các chân này. Các chân tĩnh hoặc ít chuyển mạch không gây ra bức xạ đáng
kể trong khi các chân chuyển mạch thường xuyên phải được xem như nguồn nhiễu
tiềm tàng. Các chân chuyển mạch lặp đi lặp lại có nhiễu tiềm tàng cao hơn so với chân
không lặp đi lặp lại do đặc tính biên độ hẹp của nó. Ví dụ trình điều khiển xung nhịp
hệ thống hoặc xung CSI, hoặc đầu ra dữ liệu CSI hay CAN.
1.3. Lan truyền nhiễu đến các chân không có chuyển mạch
Các chân chuyển mạch rõ ràng là các nguồn nhiễu. Thật không may cũng có
những tác động khác dẫn đến sự bức xạ của các chân có vẻ không liên quan. Một số
đó được mô tả như dưới đây:
5

6
Tiểu luận Tương thích Điện Từ
Hình 1.3: Xuyên nhiễu của nguồn cấp điện tách rời đối lập thông dụng
Hệ thống cấp nguồn tách rời cho lõi được mô tả bên phải hình 1.3. Bộ tách nên
thực hiện trên cả hai mặt nguồn và tiếp đất để tránh tác động bất lợi của trở kháng
ghép chung. Bằng cách đó, lõi liên quan đến bức xạ thông qua cổng I/O có thể được
cải thiện đáng kể.
1.3.2.2. Điện dung và trở kháng ghép
Các trở kháng ghép chung có hiệu quả đối với xuyên nhiễu từ lõi đến cổng
I/O. Tuy nhiên, điện dung và trở kháng ghép bên trong chip và/hoặc gói cũng
xảy ra. Tụ cảm ghép xảy ra bất cứ khi nào tiến trình dòng điện tần số cao
truyền bên cạnh dây khác. Đối với chip tích hợp hiệu ứng này được giảm thiểu
bằng cách định tuyến tối ưu nhưng các liên kết khó có thể được tối ưu khi nó
có cấu trúc liên kết cao.
1.3.3. Xuyên nhiễu giữa các cổng I/O
Tác động xuyên nhiễu do trở kháng ghép chung như mô tả ở trên thông thường
cũng xảy ra giữa các cổng I/O. Lý do rõ ràng không chỉ mỗi và mọi cổng I/O có thể
được cung cấp bởi hệ thống cấp nguồn điện riêng biệt. Do đó các tác động xuyên
nhiễu có thể được giảm thiểu bằng các biện pháp thiết kế chip nhưng cũng không
giảm được hết, cần tránh các chuyển mạch không cần thiết.
Ví dụ, nếu đường truyền clock hệ thống không được sử dụng (chân open)
nhưng vẫn kích hoạt, xuyên nhiễu tới các cổng I/O khác có thể quá cao để phù hợp với
các yêu cầu về EME khắc khe.
7
Tiểu luận Tương thích Điện Từ
Hình 4: Xuyên nhiễu giữa các cổng I/O
8
Tiểu luận Tương thích Điện Từ
CHƯƠNG 2. THIẾT KẾ MẠCH IN ĐỂ CẢI THIỆN EMC
TRONG VI ĐIỀU KHIỂN

đường màu đỏ biểu thị các phổ đã được chia nhỏ với một bộ dò đỉnh và đường màu
đen biểu thị phổ với một bộ dò chuẩn đỉnh. Việc điều chỉnh mức +-1% ở đỉnh bức xạ
đã làm giảm được 10dB bằng việc phân bố năng lượng cao tần ở băng thông 2Mhz.
Hình 2.2: EME với SSCG
10
Tiểu luận Tương thích Điện Từ
2.1.3. Cấp đa nguồn tách biệt
Trong vi điều khiển việc cấp các nguồn tách biệt nhau được sử dụng rất rộng
rãi, điều này sẽ làm giảm nhiễu xuyên giữa lõi và các cổng vào/ra làm tăng hiệu suất
hệ thống. Ở các mạch tương tự thì bộ phát xung hay thỉnh thoảng là các giao tiếp bus
nội cũng được cấp nguồn một cách độc lập. Để đạt được hiệu quả cao nhất thì việc
tách biệt nguồn thường được thực hiện ở phía nguồn-đất mặc dù điều này có thể gây
ảnh hưởng đến việc dự phòng ESD nội. Phương pháp bảo vệ này có thể tăng hiệu suất
nhưng lại có ít nhiều ảnh hưởng đến số lượng chân cắm, đặc biệt là đối với các hệ
thống nhỏ với số lượng chân cắm hạn chế. Mặc khác với một hệ thống có nhiều chân
cắm thì sẽ có nhiều chân dùng cho việc cấp nguồn, khi đó làm giảm các kết nối trở
kháng giữa PCB và hệ thống trên chip.
Yêu cầu khi thiết kế PCB: mặc dù việc cấp nguồn đã được tách biệt nhau
nhưng vẫn còn có một số tín hiệu điều khiển nội giữa lõi và chân I/O hay giữa các
mạch với nhau. Để giữ được các hệ thống cấp nguồn trên cả hai cùng tiếp đất thì cả
hai cùng tiếp đất phải kết nối lại với nhau trên PCB thông qua một kết nối có trở
kháng thấp.
Hình 2.3: Trở kháng đất
2.1.4. Nguồn kề và chân nối đất
Hiện nay hầu hết các vi điều khiển đều được cài đặt thêm các chân cắm cấp
nguồn kề nhau. Chân cắm này cho phép người thiết kế PCB dễ dàng làm giảm thiểu
độ lớn dòng trong mạch giữa chip vi điều khiển và tụ điện ghép. Việc giảm thiểu độ
lớn dòng như thế này dĩ nhiên đòi hỏi mỗi tụ điện phải có nguồn cấp theo từng cặp,
đồng thời việc giảm độ lớn bo mạch cũng sẽ làm giảm các trở kháng kết nối trong các
tụ ghép.

hiệu. Theo định luật Ohm, bất kỳ dòng nguồn trong hệ thống tiếp đất sẽ dẫn đến sụt áp
trên trở kháng tiếp đất theo tỉ lệ thuận. Do trở kháng tiếp đất sử dụng chung (so sánh
12
Tiểu luận Tương thích Điện Từ
với phần (1) " Trở kháng ghép chung" điện áp này sẽ ảnh hưởng đến tất cả các tín hiệu
liên quan đến tiếp đất này. Để tối ưu hóa, tiếp đất phải có trở kháng thấp nhất có thể
và dòng nhiễu trong hệ thống tiếp đất nên được giảm thiểu.
(2) Mặt phẳng tiếp đất
Trong một PCB đa lớp, yêu cầu đầu tiên được thực hiện bằng cách sử dụng một
lớp hoàn chỉnh cho mặt phẳng tiếp đất. Lớp tiếp đất phải được cách ly với bất kỳ
đường mạch tín hiệu hoặc những khoảng trống khác hơn 10mm. Bất kỳ khoảng trống
trên tiếp đất làm tăng trở kháng của nó và được gọi là ăng-ten khe. Ví dụ về các khe
không mong muốn thể hiện trong hình 2.5.
Hình 2.5: Anten khe
(3) Tiếp đất thiết bị cục bộ
Yêu cầu thứ hai thực hiện bằng cách cung cấp thêm một tiếp đất cục bộ dưới
thiết bị. Tiếp đất thiết bị cục bộ này sẽ được kết nối bằng trở kháng thấp với hệ thống
tiếp đất tại vị trí giữa của thiết bị như hình vẽ. Với cấu trúc này, dòng cao tần cục bộ
được giữ cách xa tiếp đất hệ thống do đó tránh được tụt điện áp trong tiếp đất hệ
thống. Bốn kết nối đến hệ thống tiếp đất thể hiện trong hình 2.6 giữa trở kháng thấp
(1/4 trở kháng của một kết nối) và kết nối song song tối thiểu giữa hai tiếp đất.
Hình 2.6: Tiếp đất thiết bị cục bộ
(4) Lấp đầy vùng tiếp đất
13
Tiểu luận Tương thích Điện Từ
Thường thì không phải tất cả các vùng trên mỗi lớp được sử dụng cho đi đường
mạch tín hiệu. Do đó, các vùng không sử dụng này nên được lấp đầy bằng đồng và
sau đó kết nối với tiếp đất. Không hẳn là kết nối các vùng lấp đầy này với tiếp đất một
cách đầy đủ mà chỉ là "ở đâu đó" với tiếp đất. Vùng tiếp đất lấp đầy được kết nối với
tiếp đất trong một mạng lưới ít nhất mỗi 10 mm. Biện pháp này tiếp tục giảm trở

Hệ thống nguồn trở kháng thấp.
Tạo một điện dung với mặt phẳng tiếp
đất
Nhược điểm của mặt phẳng nguồn
Cần một mặt phẳng cho hệ thống nguồn
Tăng xuyên nhiễu giữa các hệ thống
nguồn khác nhau nếu chúng
không chia tách bởi các mặt phẳng tiếp
đất.
Do trở kháng thấp phân phối nhiễu từ
một nguồn vào cả hệ thống cung cấp.
Người thiết kế không cần cẩn thận lắm
với thiết kế nguồn.
Ưu điểm của hệ thống nguồn định
tuyến
Cho phép sử dụng một lớp cho nhiều hệ
thống nguồn cung cấp, do đó giảm
xuyên nhiễu giữa các nguồn này.
Có thể giảm xuyên nhiễu trong mỗi hệ
thống cung cấp
Nhược điểm của hệ thống nguồn định
tuyến
Yêu cầu định tuyến nguồn cẩn thận hơn
Điện trở cung cấp cao hơn yêu cầu điện
dung ngoài cho nguồn ổn định
Cần quan tâm điện trở DC trong trường
hợp dòng cao
Rõ ràng phương án tối ưu là áp dụng những ưu điểm của cả hai phương pháp
trên. Do đó vài mặt phẳng nguồn cục bộ cần được thực hiện và kết nối với nguồn cung
cấp thông qua các đường mạch. Mặt phẳng của hệ thống cung cấp khác nhau nên

Khi các kỹ thuật thiết kế mô tả ở trên được tuân thủ thì sẽ đảm bảo yêu cầu về
EMC của ứng dụng. Tuy nhiên, trong trường hợp yêu cầu EMC quan trọng hơn hoặc
thiết kế phức tạp hơn nữa thì phần bộ lọc là cần thiết.
a Bộ lọc nguồn đa tầng
Các nguồn cung cấp quan trọng nhất nên được lọc nhiều giai đoạn để giảm
được nhiễu tối đa có thể. Một mạch lọc ví dụ được đưa ra dưới đây. Như đã trình bày,
trở kháng của mỗi đường mạch điện phải được xem xét. Đặc biệt là các kết nối của
các phần tử theo chiều dọc (trong ví dụ: tất cả tụ điện) là rất quan trọng. Bộ lọc T
trong ví dụ cung cấp một kết nối hoàn hảo cho dòng công suất đối với tụ điện mà
không cần thêm trở kháng phụ. Chỉ khi thiết kế PCB đạt được một kết nối trở kháng
tương đối thấp đối với tiếp đất, sự triệt tiêu toàn diện mới có thể đạt được.
Hình 2.12: Bộ lọc nguồn nhiều tầng
HF-C: Đối với việc giảm thiểu điện cảm, các linh kiện khả thi nhỏ nhất (0603
hoặc nhỏ hơn) nên được sử dụng. Vật liệu ceramic NPO hoặc ít nhất là tụ X7R được
sử dụng. Giá trị điện dung phải được đánh giá trong các thử nghiệm EMC. Giá trị bắt
17
Tiểu luận Tương thích Điện Từ
đầu nên là điện dung tối đa có thể trong các linh kiện lựa chọn. Kết nối với các thiết bị
được thực hiện như mô tả trong phần 2.1.1.2 "Định tuyến và tách nguồn".
Decoupling-C: Tụ điện này cung cấp dòng trung tần cho các thiết bị trong khi
nó tạo ra các dòng xung vào dòng DC trung bình. Nhiệm vụ chính của nó là để giữ
cho nguồn cung cấp điện trong đặc điểm kỹ thuật DC (ví dụ 1,5 V + - 5%). Một hoặc
nhiều tụ điện tách (47 nF đến 100 nF, X7R, 0603) sẽ được kết nối đến các mặt phẳng
VDD cục bộ. Tụ điện cần thiết nên được tính theo công thức dưới đây, một số tụ điện
song song có thể cần để giảm gợn gây ra bởi ESR và ESL.
Trong đó:
I = dòng trung bình cực đại của nguồn
T = chu kỳ đồng bộ
U = độ dao động điện áp chấp nhận, thường là 1%
Ví dụ:

Trước khi bắt đầu thiết kế mạch PCB cần phân tích tín hiệu quan trọng theo
nền tảng như mô tả trong ví dụ ứng dụng này. Cho rằng tín hiệu quan trọng nhất như
đồng bộ, xung nhịp và tín hiệu chuyển mạch thường xuyên khác một hoặc nhiều biện
pháp sau đây cần được áp dụng .
19
Tiểu luận Tương thích Điện Từ
2.2.2.1. Kết cuối đường mạch
Thiết kế mạch có thể lựa chọn rất nhiều kỹ thuật kết cuối khác nhau. Kết cuối
đường mạch là cần thiết trên các dường mạch dài để tránh phản xạ hoặc trên đường
mạch ngắn để tránh chuông. Phổ biến nhất là kết cuối đầu hoặc cuối. Kết cuối sau
cũng ví dụ như giảm thiểu thời gian của tín hiệu và do đó có thể phù hợp để tối ưu hóa
tốc độ. Kết cuối đầu hay hoặc hàng loạt hạn chế tối đa dòng trên đường mạch tín hiệu
và do đó thích hợp hơn cho việc giảm phát xạ. Điện trở cho kết cuối hàng loạt phải
được đặt càng gần càng tốt để các nguồn của tín hiệu. Nó có thể được tối ưu hóa để
phù hợp với trở kháng đường truyền hoặc để tạo ra một bộ lọc thông thấp với dung
nạp. Nếu trở kháng đường truyền phù hợp tổng trở kháng và điện trở nguồn phải
bằng trở khàng đường truyền . Đối với tối ưu EME dòng trên các đường mạch tín hiệu
và các hài của tần số tín hiệu cần được giảm thiểu . Do đó một điện trở cao như hạn
chế chức năng cho phép là mong muốn ở đây .
2.2.2.2. Đường truyền trong mạch PCB
Đường truyền phổ biến nhất được sử dụng trên PCB là dạng đường dải hoặc
đường siêu dải về mặt hình học. Trong hình 2.15 bản vẽ 1 và 2 là những ví dụ cho
dòng microstrip; bản vẽ 3 là một ví dụ cho một đường hình học dải . Điều quan trọng
cần lưu ý rằng các tính toán của đường dạng dải hoặc các thông số đường dạng
microstrip với giả định tiếp đất vô hạn . Điều này là không thể thực hiện được với các
mặt phảng tiếp đất ở hai bên của các đường mạch tín hiệu nên rộng hơn so với đường
mạch tín hiệu lớn nhất và độ xa đường tín hiệu cách tiếp đất ít nhất 5 lần . Yêu cầu
này là một lý do để thực hiện các vòng bảo vệ vì nó cho phép đường mạch gần cạnh
của board mạch. Khi thực hiện đường truyền dải hoặc microstrip trong thiết kế PCB
chắc chắn rằng giả định trên được đáp ứng bởi các thiết kế. Bất kỳ sửa đổi tính chất

Tiểu luận Tương thích Điện Từ
2.2.3.2. Nối đất mạch dao động
Mặc dù trở kháng của một mặt phẳng tiếp đất là thấp, nhưng tất nhiên không
phải số không. Do đó bất kỳ dòng nhiễu trong mặt phẳng tiếp đất gây ra một giảm
điện áp trên tiếp đất. Nếu hai tụ của bộ dao động được kết nối trực tiếp với mặt phẳng
tiếp đất điện áp sụt giảm ở phần màu đỏ của tiếp đất trong hình 2.18 sẽ được phủ các
tín hiệu dao động. Nếu nhiễu liên quan giảm điện áp là đủ lớn mạch dao động có thể
bị xáo trộn.
Hình 2.18: Kết nối đất mạch dao động sai
Nhiễu tiếp đất có thể tránh được bằng cách cung cấp thêm một đường mạch
tiếp đất cho tiếp đất của mạch dao động như được chỉ ra màu xanh lá cây trong hình
2.19. Điều này thậm chí trong một PCB đa lớp cũng là một biện pháp mạnh mẽ để cải
thiện tính nhạy cảm của các dao động.
Hình 2.19: Kết nối đất mạch dao động tối ưu
22
Tiểu luận Tương thích Điện Từ
2.2.4. Bọc chắn Faraday 1D và 3D
Hình 2.20: Điện áp và các đường nối đất trên PCB
Michael Faraday (1791-1867) đã phát minh ra lồng chắn Faraday. Nó là một
loại chắn điện được làm bằng cách đặt các vật liệu dẫn điện (thường nhôm hoặc đồng)
xung quanh một số thiết bị và nối vật liệu đó xuống đất. Các chất dẫn càng tốt thì càng
bọc chắn tốt. Các dây bện xung quanh các dây dẫn trong cáp âm thanh được kết nối
với đất và bảo vệ các tín hiệu khỏi nhiễu bên ngoài. Các bọc kim loại trong máy biến
áp ngăn chặn dung kháng giữa các cuộn dây sơ cấp và thứ cấp. Lồng nhôm hoặc hộp
được đặt xung quanh hệ thống nhạy cảm và nhiễu trên bảng mạch.
Hình 2.21: Lồng chắn Faraday trên PCB
KẾT LUẬN
23
Tiểu luận Tương thích Điện Từ
Giảm nhiễu trong thiết kế PCB đã trở thành một vấn đề cực kỳ quan trọng.