i
TÓM TẮT NỘI DUNG

Đề tài hướng tới một cái nhìn tổng quan về kỹ thuật tổng hợp tần số trực tiếp
(DDS). Trong phần đầu, nội dung đề cập tới sơ đồ cấu tạo và giải thích nguyên lý hoạt
động của một hệ thống DDS (Direct Digital Syntherizer). Khi xem xét toàn bộ hệ
thống DDS thì mối quan hệ giữa phổ đầu ra của hệ thống và nhiễu do ảnh hưởng củ
a
lấy mẫu, tái tạo tín hiệu, và do các hạn chế phải chấp nhận khi triển khai thực tế là vấn
đề đầu tiên được quan tâm tìm hiểu. Tiếp đó là vấn đề sai số, các nguồn gây sai số và
ảnh hưởng của sai số tới hiệu năng tín hiệu kí sinh, vấn đề điều chế tín hiệu,bộ lọc triệt
méo, bộ lọc FIR, bộ lọc IIR, bộ lọc polyphase… Những ứng d
ụng điều chế là một
phần không thể thiếu khi nghiên cứu kỹ thuật DDS, vì vậy phần sau đề tài trình bày
một số vấn đề về điều chế FSK, PSK, QAM dùng DDS. Ngoài những vấn đề lý thuyết
trên, đề tài cũng dành một số trang để minh họa những ưu điểm nổi bật của kỹ thuật
DDS, những xu thế phát triển nhằm hoàn thiện công nghệ DDS và những tiế
n bộ đạt
được của một hệ thống tích hợp công nghệ DDS.
CHƯƠNG 3: VẤN ĐỀ NHIỄU TRONG HỆ DDS 11
3.1 Tác động của độ phân giải DAC lên hiệu năng nhiễu vệt (spurious
performance) 11

3.2 Tác động của oversampling lên hiệu năng nhiễu vệt 12
3.3 Tác động của cắt giảm trong bộ tích lũy pha lên hiệu năng vệt (spur) 13
3.3.1 Biên độ các vệt 14
3.3.2 Phân bố các vệt tạo bởi sự cắt pha 15
3.3.3 Tóm tắt về cắt bỏ phase 18
3.4 Các nguồn gây ra các vệt khác của DDS 19
3.5 Hiệu năng vệt giải rộng 20
3.6 Hiệu năng vệt giải hẹp 21
3.7 Dự báo và khái thác vệt “sweet spots” trong dải điều chỉnh của DDS 21
3.8 Xem xét sự biến động (Jitter) và ồn pha trong hệ thống DDS 21
3.9 Xem xét bộ lọc đầu ra 24
3.9.1 Đáp ứng của họ Chebyshev 27
3.9.2 Đáp ứng của bộ lọc họ Gauss 28
3.9.3 Đáp ứng của họ Legendre 29
CHƯƠNG 4: ỨNG DỤNG ĐIỀU CHẾ SỐ CỦA DDS 31
4.1 Lý thuyết điều chế số cơ bản 31
4.1.1 Các khái niệm cơ bản 31
4.1.2 Điều chế 33

iii
4.2 Kiến trúc hệ thống và yêu cầu 35
4.3 Bộ lọc số 36
4.3.1 Bộ Lọc FIR 36
4.3.2 Bộ lọc IIR 38
4.4 DSP đa tốc 39
4.4.1 Tăng tốc 40 iv

DANH SÁCH CÁC HÌNH VẼ

Hình 1: Sơ đồ một bộ tổng hợp tần số trực tiếp đơn giản 3
Hình 2: Hệ thống DDS có thể điều chỉnh tần số 3
Hình 3: Tín hiệu chuyền qua một hệ DDS. 4
Hình 4: Kiến trúc DDS 12 bít với các chức năng phụ 5
Hình 5: Phân tích phổ đầu ra của DDS 7
Hình 6: Tác động của độ phân giải DAC 11
Hình 7: Tác động của oversampling lên SQR 12
Hình 8: Sai số do cắt bít và “bánh” pha 13
Hình 9: Mẫu từ điều chỉnh có mức vệt cực đại 14
Hình 10: Mẫu từ điều chỉnh không gây ra phase truncation spur 15
Hình 11: Dãy tích lũy pha 15
Hình 12: Hoạt động của từ cắt bỏ 17
Hình 13: Phổ của dãy từ bị cắt bỏ 18
Hình 14: Vùng Nyquist và ánh xa của các tần số bên ngoài băng Nyquist 19
Hình 15: Tác động của sự biến động xung hệ thống 23
Hình 16: Phổ đầu ra DDS 24
Hình 17: Bộ lọc anti-alias 25
Hình 18: Đáp ứng miền thời gian 25
Hình 19: Đáp ứng miền tần số 26
Hình 20: Đáp ứng của các bộ lọc họ Chebyshev 27
Hình 21: Đáp ứng bộ lọc họ Gaussian 29
Hình 22: Đáp ứng họ Legendre 29

Hình 47: So sách đáp ứng bộ lọc CIC sau khi sửa đổi 47
Hình 48: Sơ đồ khối điều chế chung 48
Hình 49: Bộ mã hóa FSK dùng DDS 49
Hình 50: Bộ mã hóa ramped FSK dùng DDS 49
Hình 51: Chòm sao 16QAM 51
Hình 52: Quadrature up-converter 52
Hình 53. Sóng Cos 54
Hình 54: Nguồn và mạch dao động 56
Hình 55: Sơ đồ mắc AT89C2051 57
Hình 56: Sơ đồ ghép nối máy tính qua cổng COM 57
Hình 57: Sơ đồ mắc AD9835 58
Hình 58: Sơ đồ mạch in 58
Hình 59: Mạch ứng dụng chip DDS AD9835 59

1

MỞ ĐẦU

Thực tế, kỹ thuật DDS trước đây chủ yếu dành riêng cho các ứng dụng quân sự,
vì nó đắt, khó triển khai và yêu cầu bộ chuyển đổi số - tương tự tốc độ cao. Vì sự tiến
bộ của công nghệ mạch tích hợp, DDS đã trở thành sự lựa chọn khác bên cạnh công
nghệ vòng khóa pha để tạo ra tần số đầu ra nhanh trong các ứng dụng dùng tổng hợp
tần số. Vì đượ
c xây dựng bằng phương pháp xử lý số nên DDS cho phép thực hiện
điều chế dễ dàng.
Gần đây, những tiến bộ trong công nghệ sản xuất IC, đặc biệt là CMOS, cùng với
sự phát triển của các thuật toán DSP đã cung cấp giải pháp chip DDS cho các hệ thống
con xử lý tín hiệu số và truyền thông phức tạp như là điều chế, giải điều chế, tạo dao
động nội, máy phát xung kh
ả trình, máy phát chirp

cố định, có độ chính xác cao. Về bản chất, tần số tham chiếu được chia xuống trong
khối DDS bằng hệ số tỷ lệ đặt trướ
c trong một từ nhị phân lập trình được.Từ nhớ này
có chiều dài từ 24 đến 48 bits, cho phép khối DDS triển khai có khả năng cung cấp độ
phân giải tần số cực cao.
Sản phẩm DDS ngày nay được đóng trong các khối nhỏ, tích hợp nhiều chức
năng hiệu suất cao và giá cả cạnh tranh, nhanh chóng dần trở thành một lựa chọn bên
cạnh giải pháp tổng hợp tần số truyền thống tươ
ng tự. Sự tích hợp bộ chuyển đổi số
tương tự hiệu suất- tốc độ cao và kiến trúc DDS vào trong một chịp đơn cho phép công
nghệ này đạt tới phạm vi ứng dụng rộng hơn và cung cấp một sự lựa chọn hấp dẫn
khác với bộ tổng hợp tần số tương tự dựa trên PLL. Trong nhiều ứng dụng, giải pháp
DDS giữ một vài ưu
điểm khác biệt so với bộ tổng hợp tần số tương tự dùng mạch
PLL.
1.1 Những ưu điểm của DDS
- Tần số đầu ra độ phân giải cỡ micro Hz, khả năng điều chỉnh góc pha, tất cả
đều được thực hiện bằng điều khiển số.
- Tốc độ bước nhảy cực kỳ cao trong quá trình điều chỉnh pha và tần số, bước
nhảy tần số có pha liên tục.
- Kiến trúc DDS số loại bỏ việc tinh chỉnh bằng tay liên quan đế
n những vấn đề
về tuổi thọ linh kiện và tác động của nhiệt độ như xảy ra trong tổng hợp tương tự.
- Giao tiếp điều khiển số của DDS tạo ra một môi trường nơi chúng ta có thể thực
hiện điều khiển từ xa, tối ưu bằng vi điều khiển.
- Khi được sử dụng như một bộ t
ổng hợp vuông pha, DDS cho hai tín hiệu lối ra
I và Q cực kì khớp với nhau.
1.2 Lý thuyết hoạt động
Trong dạng đơn giản nhất, một bộ tổng hợp tần số có thể được triển khai từ một

xung quanh bánh xe dẫn tới một chu kỳ của sóng sin tại đầu ra. Bộ tích lũy pha được
dùng để cung cấp một sự tương đương với sự quay tuyến tính của véc-tơ xung quanh
bánh pha. Giá trị trong bộ tích lũy pha tương ứng với các điểm trên một chu k
ỳ đầu ra
của sóng sin. Số điểm pha rời rạc chứa trong một vòng pha được quyết định bởi độ
phân giải của bộ tích lũy pha. Đầu ra của bộ tích lũy pha là tuyến tính và không thể
được sử dụng trực tiếp để tạo ra sóng sin hoặc bất kì một dạng khác trừ một đường
dốc. Do đó một bảng tra cứu pha- biên độ được sử dụng để chuy
ển đổi từ phiên bản bị
cắt xén của giá trị đầu ra tức thời của bộ tích lũy pha thành giá trị biên độ sóng sin cái
sau đó được đưa tới bộ D/A. Hầu hết kiến trúc DDS khai thác tính chất đối xứng tự
nhiên của sóng sin và dùng logic ánh xạ để tổng hợp một chu kỳ sóng sin đầy đủ từ ¼
chu kỳ dữ liệu từ bộ tích lũy pha. Bảng tra cứu pha – biên độ tạo ra tấ
t cả dữ liệu cần
thiết bằng cách đọc qua đọc lại bảng tra cứu. Hình 3: Tín hiệu chuyền qua một hệ DDS.
Bộ tích lũy pha thực sự là một mô-đun đếm M bít, nó tăng giá trị được lưu trong
nó mỗi khi nhận một xung clock. Giá trị được cộng vào được xác định bởi một từ số
chứa trong thanh ghi delta phase. Từ trong thanh ghi delta phase tạo nên kích thước
bước pha, nó tác động tới số các điểm bỏ qua trên một vòng pha. Kích thước bước
nhảy càng lớn bộ tích lũy pha càng nhanh tràn và sóng sin tạo ra càng nhanh hơn, dẫn
tới ta sẽ có.

5
F
out
= (M (REFCLK))/ 2
N

DDS hiện đại như trong hình 4.
Chức năng cơ bản của các khối như sau:
- Chức năng nhân REFCLK có thể lập trình, nó nhân tần số xung tham chiếu
ngoài, do đó giảm yêu cầu về tốc độ xung tham chiếu. Khối này cũng tăng cường khả
năng của thiết bị sử dụng nguồn xung hiện có.
- Thêm một bộ cộng phía sau khối gia tốc pha, cho phép tín hiệu ra trễ pha tương
ứng với pha trễ đặt trong thanh ghi chỉnh pha. Độ dài mạch cộng xác định số bít của từ
chỉnh pha, trong kiến trúc này là 14 bít.
- Một khối SINC đảo được thêm vào trước bộ DAC bù cho đáp ứng SINC vì đáp
ứng đầu ra do lượng tử. Nhờ đó cung cấp biên độ
đầu ra trong một giải rộng.
- Một bộ nhân được chèn vào giữa bảng tra cứu SIN và bộ DAC, cho phép điều
chế biên độ đầu ra.
- Một bộ chuyển đổi D/C có thể được thêm vào để cung cấp đầu ra cos. Nó cho
phép thiết bị DDS cung cấp đầu ra I&Q, khớp chính xác về tần số pha và biên độ.
Khối ADC này có thể được điều khiển bằng giao tiếp để có thể được sử
dụng với đa
dạng ứng dụng.
- Một bộ so sánh tốc độ cao có thể được tích hợp để thiết bị thuận tiện sử dụng
như máy phát tần số. Bộ so sánh được cấu hình để chuyển đổi sóng sin đầu ra thành
dạng sóng vuông.
- Thanh ghi pha và tần số có thể được thêm vào cho phép từ pha và tần số có thể
tiền lập trình và nội dung của nó có thể được th
ực thi qua một chân điều khiển đơn.
Cấu hình này cũng hỗ trợ điều chế khóa dịch pha với chân lối vào được lập trình
“mark” hoặc “space”.
Các thiết bị DDS đã được sản xuất với đầy đủ các tính năng trên và nhiều tính
năng khác nữa, hỗ trợ tốc độ đồng hồ bên trong lên tới 300MHz. Tính phổ biến của
giải pháp DDS là vì chip với hiệu suất và chức năng trên
được bán với giá hợp lý và

Như ở trong hình vẽ biên độ của fout và ảnh đáp ứng được bao bởi đáp ứng
Sinc(X). Điều này là vì tính chất lượng tử của đầu ra được lấy mẫu. Biên độ của thành
phần cở bản và bất cứ ảnh nào của nó có thể tính được sử dụng công thức Sin(X)/X.
Với hàm đáp ứng cuộn, biên độ của đầu ra cơ bản sẽ giảm ngược vớ
i sự tăng tần số
điều chỉnh của nó. Như đã đề cập ở trên, kiến trúc DDS có thể bao gồm một bộ lọc
Sinc đảo để bù cho hiệu ứng Sinc và duy trì một biên độ đầu ra phẳng từ bộ DAC trên
băng thông lên tới 45% xung chuẩn hay 80% băng thông Nyquist.
Điều quan trọng là phải lưu ý rằng, trong đường cong đáp ứng sinc biên độ của
ảnh đầu tiên là đáng kể. Đi
ều quan trọng để tạo ra dư án tần số ứng dụng DDS và phân
tích phổ là xem xét đáp ứng ảnh và đáp ứng biên độ tại fout mong đợi và tần số fclock.
Những điều không bình thường khác trong phổ đầu ra, như là sai số tuyến tính
tích phân vi phân của bộ chuyển đổi DAC, và các yếu tố khác sẽ không tuân theo đáp
ứng Sinc(X). Những điều không bình thường này sẽ xuất hiện như là các họa, và năng
l
ượng vệt trong phổ đầu ra và sẽ tạo ra biên độ bé hơn nhiều so với biên độ đáp ứng
ảnh. Nền nhiễu nói chung của thiết bị DDS được xác định bởi sự chồng chập của nhiễu
nền , nhiễu nhiệt, nối đất và đa dạng các nguồn gây nhiễu khác. Nền nhiễu, công suất
vệt, công suất jitter
1)
của thiết bị DDS là chịu ảnh hưởng rất lớn của bố trí của bo
mạch, chất lượng nguồn nuôi và chất lượng xung tham chiếu.
2.2 Khả năng chuyển pha và tần số của DDS
Tính toán từ điều chỉnh tần số
Tần số đầu ra của thiết bị DDS được xác định theo công thức:
F
out
= (M (REFCLK))/ 2
N

trình nạp song song thuận tiện cho việc lấy dữ liệu vào thanh ghi điều khiển ở tốc độ
cao hơn. Tốc độ đồng hồ xung dữ liệu điều khiển là 100 Mhz được hỗ trợ giao tiếp
nạp byte song song. Điều này có nghĩa một từ mới có thể được đưa tới đầu ra thiết bị
mỗi 10 ns. Đầ
u ra liên tục về pha của chuyển tần số của DDS là phù hợp với những
ứng dụng nhảy tần số tốc độ cao.
Thiết bị DDS cũng thường cung cấp một tập các thanh ghi, có thể tiền lập trình
từ điều chỉnh. Nội dung của thanh ghi này được điều khiển thực thi từ một chân ngoài
của thiết bị. Điều này cung cấp tốc độ chuyể
n tần số cực nhanh giữa các giá trị tần số
lập trình trước. Cách bố trí này là đặc biệt phù hợp cho ứng dụng điều chế FSK, ở đây
tần số “mark” và “space” có thể được lập trình trước. Khi sử dụng thanh ghi lập trình
trước, tốc độ chuyển tần số có thể lên tới 250 Mhz.
3.2 Giao tiếp điều khiển DDS
Tất cả các chức năng, đặc tính, và cấ
u hình của thiết bị DDS nói chung được lập
trình qua giao tiếp điều khiển thiết bị. Giao tiếp điều khiển thiết bị DDS đã được xây
dựng ở đa dạng cấu hình. Cấu hình thông thường là giao tiếp nối tiếp và giao tiếp
truyền byte song song. Vùng giao tiếp ngầm định từ một thanh ghi 40 bít lưu trữ tất cả
các từ điều khiển tất cả chức năng t
ới cổng giao tiếp nối tiếp đồng bộ tương thích với
vi điều khiển.
Thanh ghi profile:
Các thanh ghi lập trình trước được xây dựng trong các thiết bị DDS cho phép
tăng cường tốc độ chuyển pha và tần số của tín hiệu đầu ra. Dữ liệu chứa trong thanh
ghi này được thực thi qua một chân dành riêng cho phép sử dụng để thay đổi tham số
hoạt động không qua giao tiếp điều khiển. Ví dụ về các dạng tính n
ăng có thể lập trình
trước được là:

11
CHƯƠNG 3: VẤN ĐỀ NHIỄU TRONG HỆ DDS
3.1 Tác động của độ phân giải DAC lên hiệu năng nhiễu vệt (spurious
performance)
Độ phân giải của DAC phụ thuộc số bit đầu vào của nó. Một DAC 10 bít thì có
độ phân giải là 10 bít. Ảnh hưởng của độ phân giải DAC có thể dễ dàng hiểu và thấy
được trong việc xây dựng lại sóng sin.

Hình 6: Tác động của độ phân giải DAC
Trong ví dụ này ta dùng một DAC 4 bit để tạo lại tín hiệu sin. Các đường thẳng
đứng đánh dấu thời gian, khoảng cách giữa chúng thể hiện chu kỳ lấy mẫu. Lưu ý độ
lệch giữa tín hiệu đầu ra và tín hiệu sóng sin hoàn hảo. Khoảng cách trục đứng giữa
hai đường tín hiệu tại thời điểm lấy mẫu là sai số được đưa vào bởi DAC như là kết
quả của độ phân giả
i của nó. Sai số này được gọi là sai số lượng tử và gây ra một tác
động là méo lượng tử.
Để hiểu được tính chất của méo lượng tử, lưu ý những rìa lên nhọn của tín hiệu
đầu ra DAC, những rìa lên này thể hiện sự có mặt của thành phần tần số cao thêm vào
trong thành phần cơ bản. Những thành phần tần số cao này tạo nên méo lượng tử.
Trong miền tần số, sai số méo lượng tử b
ị chồng lên nhau bên trong băng thông
Nyquist và xuất hiện như là các vệt rời rạc trong phổ đầu ra của DAC.
Khi độ phân giải DAC tăng, méo lượng tử giảm, nghĩa là giá trị kí sinh của phổ
đầu ra giảm. Trong thực tế mối quan hệ độ phân giải DAC và lượng méo là xác định.
Nếu DAC hoạt động tối đa, thì tỉ lệ công suất tín hiệu trên công suất ồn lượng tử cho

Hình 7: Tác động của oversampling lên SQR
Hình vẽ chỉ ra cách oversampling cải thiện SQR, Công suất ồn lượng tử tổng
cộng là phụ thuộc vào độ phân giải DAC. Nó là một đại lượng cố định và tỷ lệ với

1)
Lấy mẫu cao hơn tiêu chuẩn Nyquist

13
vùng bôi đen. Trong trường hợp lấy mẫu oversampling, tổng lượng ồn là giống trường
hợp lấy mẫu Nyquist. Vì công suất ồn là không đổi và diện tích hình chữ nhật tỉ lệ với
công suất ồn, do đó chiều cao của hình chữ nhật trong lấy mẫu oversampling phải nhỏ
hơn trong lấy mẫu Nyquist. Lưu ý rằng diện tích hình chữ nhật trong vùng băng thông
quan tâm là nhỏ hơn trong trường hợp lấy mẫu oversampling. Tác
động của
oversampling được cho bởi công thức:
C = 10 log ( Fsos/Fs) (dB)
Và SQR= 1,72 + 6,02B + 20log(FFS) + 10log(Fsos/Fs) (dB)
3.3 Tác động của cắt giảm trong bộ tích lũy pha lên hiệu năng vệt (spur)
Cắt pha là một phạm vi quan trọng trong kiến trúc DDS. Xem xét một DDS với
32 bít của bộ tích lũy pha. Để trực tiếp chuyển 32 bít pha tới biên độ tương ứng yêu
cầu 2
32
entry trong bảng tra cứu và không thể triển khai thực tế.
Giải pháp là sử dụng chỉ sử dụng một phần nhỏ những bít quan trọng nhất của
đầu ra bộ tích lũy để cung cấp thông tin pha. Ví dụ ta chỉ sử dụng 12 bít cao của đầu ra
phần còn lại cắt bỏ. Để hiểu về việc cắt tín hiệu đầu ra bộ tích lũy pha ta sử dụng khái
niệm “bánh pha số”. Ta xem xét một bộ
DDS đơn giản sử dụng bộ tích lũy pha 8 bít và
chỉ sử dụng 5 bít cao cho phân giải pha. Với một bộ tích lũy pha 8 bít, độ phân giải
pha là 1.41 độ.

vệt cực đại là những từ thỏa mãn điều kiện sau:
GCD(T, 2
( A- P )
) = 2
(A-P-1)

GCD là ước số chung lớn nhất. Để phương trình này là đúng mẫu của từ điều
chỉnh sẽ như sau:

Hình 9: Mẫu từ điều chỉnh có mức vệt cực đại

15
Một từ A bít tương ứng với bộ tích lũy pha A bít. P bit cao xây dựng nên từ pha.
Từ điều chỉnh T được tạo thành từ A-1 bit ít quan trong nhất. Như chỉ ra trong hình vẽ
bất cứ từ chỉnh pha nào có 1 bit 1 ở vị trí A-P-1 và 0 ở những bits sau nó sẽ thu được
trường hợp xấu nhất mức phase truncation spur lơn nhất -6.02dBc.
Trường hợp khác nếu từ điều chỉnh thỏa mãn phương trình:
GCD(T, 2
( A- P )
) = 2
(A-P)

Thì sẽ không có các vệt tạo bởi sự cắt pha. Để thỏa mãn phương trình này dạng
của từ điều chỉnh phải như sau: Hình 10: Mẫu từ điều chỉnh không gây ra phase truncation spur
3.3.2 Phân bố các vệt tạo bởi sự cắt pha
Để phân tích chính xác phân bố của các vệt tạo bởi sự cắt pha là khá phức tạp. Vì
vậy chúng ta chỉ xem xét sơ qua ở mức độ trực giác.

bít, từ bị cắt bỏ có thể xem như bộ tích lũy pha B bít với một từ chỉnh pha tương
đương được cho bởi công thức:
ETW = T modul 2
B

Ở đây T là từ điều chỉnh gốc, kết quả của phương trình này chẳng có gì khác là
phần từ cắt bỏ của từ điều chỉnh gốc. Trong ví dụ trên A=20, T = 182898, nên EWT =
2674. Với A = 12, T = 2674 ta có GRR = 2048 do đó sau mỗi 2048 chu kỳ từ bị cắt bỏ
sẽ lặp lại dãy giá trị của nó. Vì vậy tại thời điểm này chúng ta biết rằng có một tín hiệu
sai số tuần hoàn trên một kho
ảng thời gian 2048 chu kỳ.
Còn tác động của từ bị cắt bỏ bên trong chu kỳ này chúng ta có thể hiểu được khi
để ý tới dung lượng của từ bị cắt bỏ là 2
B
. Chia dung lượng cho ETW chúng ta xác
định được số xung gây tràn bộ tích lũy pha. Trước khi chia cho ETW chúng ta lưa ý
rằng bit MSB của ETW là 1. Điều này gợi ra rằng chu kỳ tràn là nhỏ hơn 2 chu kỳ
xung, hay nói cách khác ngụ ý rằng tần số được tạo ra có thể gây chồng phổ. Vì vậy,
chúng ta phải điều chỉnh ETW bằng cách trừ nó khỏi từ bị cắt bỏ, vì vậy từ điều chỉnh
ETW = 1422. Nếu bít lớn nhất trong ETW bằng 0, quá trình
điều chỉnh méo có thể
không cần thiết.
Bây giờ chúng ta biết rằng dung lượng của từ cắt bỏ và ETW điều chỉnh chúng ta
có thể xác định được chu kỳ tràn của từ cắt bỏ.

1)
Tốc độ lặp lại từ tích lũy pha

17
Capacity/ETW = 2

ánh xạ của phổ này do chồng phổ (aliasing). Lưu ý rằng sự chồng phổ (aliasing) gây ra
các vệt trong giải tần số là số lẻ của Fs/2 ánh xạ trực tiế
p vào vùng Fs/2. Trong khi các

18
vệt xuất hiện do dải tần số là chẵn lần Fs/2 được ánh xạ như là ảnh gương vào vùng
Fs/2, như là tính chất của hiện tượng chồng phổ (aliasing). Hình cuối cùng chỉ ra vùng
Fs/2 với các đường phổ ánh xạ lại. Đây là phổ vệt do cắt bỏ đầu ra bộ tích lũy thực tế
tạo bởi DDS. Lưu ý là hình vẽ trên chỉ ánh xạ trong vùng 3Fs.
Hình 13: Phổ của dãy từ bị cắt bỏ
3.3.3 Tóm tắt về cắt bỏ phase
Sự cắt bớt từ lối ra bộ tích lũy pha dẫn tới sai số trong tín hiệu đầu ra DDS. Tín hiệu
sai số này là đặc trưng cho hoạt động của từ bị cắt bỏ. Các tín hiệu do sai số cắt bỏ gây
ra các vệt tần số gián đoạn tới đầu ra của DDS và những vệt này được đề cập tới như
là các vệt t
ạo bởi sự cắt pha.
Biên độ của các vệt tạo bởi sự cắt pha có cận trên xác định bởi số bít P trong từ
pha (phase word). Sự phân bố là không dễ dàng để phân tích như biên độ. Tuy nhiên
có thể giải thích rằng phần từ bị cắt bỏ có thể xem như là nguồn gây ra sai số, tín hiệu
sai số này là dạng sóng răng cưa với tần số là Fs*(ETW/2
B
). Với Fs là tần số xung
đồng hồ hệ thống chuẩn. Số hài của tần số này phải được xem xét khi phân tích các vệt
tạo bởi sự cắt pha, cho bởi 2
B
/GCD(2
B

Hình 14: Vùng Nyquist và ánh xa của các tần số bên ngoài băng Nyquist
Quá trình để xác định tần số bị ánh xạ của hài thứ N được xác định theo cách sau:
- Cho R là phần dư của phép chia (N*Fo)/Fs, với N là số nguyên

20
- Cho SPURn là tần số bị ánh xạ (aliased) của spur của hài thứ N
- Thì SPURn = R nếu (R <= 1/2Fs), trong trường hợp khác SPURn = Fs – R
Cách trên giúp ta xác định được vị trí của các vệt của các hài (harmonic spurs)
cái gây ra bởi sử phi tuyến của DAC thực tế. Như đề cập trước đây, biên độ của vệt là
không thể dự báo trước vì nó quan hệ trực tiếp tới tổng lượng phi tuyến bởi DAC.
Nguồn khác gây ra vệt là chuyển mạch, phát sinh do kiế
n trúc vật lý bên trong
DAC. Tính chất của sự chuyển mạch rìa lên hay rìa xuống không đối xứng thí dụ như
là thời gian tăng giảm không bằng nhau cũng sẽ góp phần vào méo hài. Lượng méo là
được xác định bởi tác động xoay chiều hay hàm chuyền động. Sự chuyển có thể gây
nên sự rung trên rìa lên hay rìa xuống của tín hiệu đầu ra. Sự rung có xu hướng xuất
hiện tại tần số cộng hưởng liên quan tới mạch điện và có thể th
ể hiện như là vệt ở
trong phổ đầu ra.
Clock feed-through là nguồn khác gây vệt ở phổ đầu ra. Nhiều thiết kế trộn tín
hiệu bao gồm một hay nhiều mạch xung tần số cao trên chip. Hiếm thấy những tín hiệu
xung này tại đầu ra DAC do cách mắc tụ và cảm ứng. Rõ ràng bất cứ cách mắc của tín
hiệu xung vào đầu ra DAC đều gây ra vạch phổ tại tần số của tín hiệu xung tham
chiế
u. Những tín hiệu xung đồng hồ có thể được nối tới xung lấy mẫu của DAC, điều
này gây ra tín hiệu đầu ra của DAC có thể bị điều chế bởi tín hiệu xung đồng hồ. Kết
quả gây ra vệt. Kỹ thuật sản xuất và cách bố trí là biện pháp chống lại việc nhiễm các
tín hiệu sinh này. Ví trí phổ của clock feed-through là dự báo được vì tần số xung bên
trong của thiết bị là hoàn toàn bi
ết rõ. Do đó, vệt clock feed-through có thể được tìm