Khoá luận tốt nghiệp
Mai Thi Mi
===============================================================

a. Phần mở đầu
* Lí do chọn đề tài
Lịch sử nhân loại đã trải qua nhiều cuộc cách mạng khoa học kĩ thuật. Tinh
thần tìm tòi sáng tạo giúp con người ngày càng có nhiều những phát minh,
sáng kiến tìm ra những công cụ mới, con đường mới để chinh phục tự nhiên
mang lại hạnh phúc cho nhân loại.
Nền công nghiệp thế giới đã đạt được những thành tựu to lớn nhờ những
ứng dụng tiến bộ khoa học kĩ thuật và công nghệ. Trong những năm gần đây,
công nghệ vi điện tử phát triển mạnh mẽ với sự ra đời của vi mạch cỡ lớn, cực
lớn với giá thành giảm nhanh. Thiết bị hiển thị P - N ( Liquid Crystal Display)
được sử dụng rất nhiều trong các ứng dụng của vi điều khiển. P - N có rất
nhiều ưu điểm so với các dụng cụ hiển thị khác như nó có khả năng hiển thị
các kí tự đa dạng, trực quan (chữ, số) tốn ít tài nguyên, giá thành rẻ. Vì
vậy, nó rất hữu dụng cho việc hiển thị dữ liệu.
Chúng tôi chọn đề tài
Phương pháp điều biến tín hiệu trong việc đo phổ
quang dẫn của tiếp giáp p-n
* Mục tiêu và nhiệm vụ nghiên cứu
Mục tiêu
- Nắm được các bước để thực hiện một nghiên cứu khoa học.
- Hiểu và sử dụng hiển thị P - N.
- Hiểu và sử dụng họ vi điều khiển 8051.
- Tăng cường năng lực giải quyết vấn đề kĩ thuật thực tế, năng lực tự học.
- Nâng cao kĩ năng lắp ráp và đọc mạch điện.
Nhiệm vụ
- Tìm hiểu lí thuyết về hiển thị P - N.
- Tìm hiểu lí thuyết về vi điều khiển.


2


Khoá luận tốt nghiệp
Mai Thi Mi
===============================================================

b. Nội dung
Chương 1
hiển thị P - N
P - N là từ viết tắt của Liquid Crystal Display, có nghĩa là hiển thị tinh thể
lỏng. Thiết bị này được sử dụng nhiều trong các ứng dụng của vi điều khiển,
nó được sử dụng để hiển thị dữ liệu.
1. Hình dáng và kích thước
Có rất nhiều loại P - N có hình dáng và kích thước khác nhau, trên đây là
một loại P - N thông dụng.

Hình 1: Hình dáng của P - N
Khi sản xuất P - N, nhà sản xuất đã tích hợp chíp điều khiển bên trong lớp
vỏ và chỉ đưa các chân giao tiếp cần thiết. Các chân được đánh số thứ tự như
sau

1

2 3 4 5 6 7 8

9

10 11 12 13 14 15 16


Vee

Chân này dùng để điều chỉnh độ tương phản của P
- N.

4

RS

Chân chọn thanh ghi. Báo cho P - N biết sắp tới
là hiển thị dữ liệu hay thực thi các lệnh điều khiển(
mức 0: lệnh , mức 1: hiển thị dữ liệu.

5

R/W

Chân chọn chế độ đọc/ghi. Có tác dụng cho P N biết vi điều khiển muốn đọc hay ghi. (mức 0:P - N
hoạt động ở chế độ ghi, mức 1: P - N hoạt động ở chế
độ đọc).

6

E

Chân cho phép (enable): chân này cho biết là vi
điều khiển đang liên lạc với nó, mức tích cực là mức 1.
Chân này dùng để điều khiển trạng thái đường truyền
dữ liệu.

Trong điều kiện ánh sáng môi trường yếu hoặc không
có, P - N muốn hiển thị thì phải tự tạo ánh sáng cho
riêng nó. Các LED backlight được thiết kế bên trong P
- N để thực hiện nhiệm vụ này. Muốn cho P - N tự phát
sáng, chỉ cần đặt điện áp phân cực thuận vào 2 chân
AK này. Có thể sử dụng transistor để điều khiển tắt
bật theo ý muốn.

Bảng 1: Chức năng các chân của P - N
Ghi chú:
ở chế độ đọc, MPU sẽ đọc thông tin từ P - N thông qua các chân DBx.
ở chế độ chi, MPU xuất thông tin điều khiển cho P - N thông qua các
chân DBx.
3. Cấu tạo của HD44780
Để hiểu rõ hơn chức năng các chân và hoạt động của chúng, Ta tìm hiểu sơ
qua chip HD44780 - một loại chip điều khiển P - N rất thông dụng ở nước ta.
Chip HD44780 gồm có các thanh ghi, cờ báo bận, bộ đếm địa chỉ AC,
vùng RAM hiển thị DDRAM, Vùng ROM chứa kí tự CGROM, vùng RAM
chứa kí tự đồ hoạ CGRAM.
3. 1. Các thanh ghi

5


Khoá luận tốt nghiệp
Mai Thi Mi
===============================================================

Chip HD44780 có 2 thanh ghi 8 bit quan trọng: Thanh ghi lệnh IR
(instructor Register) và thanh ghi dữ liệu (data Register)


1

Đọc cờ bận ở DB7 và giá trị của bộ đếm địa chỉ ở DB0 - DB6.

1

0

Ghi vào thanh ghi DR

1

1

Đọc dữ liệu từ DR

Bảng 2: Chức năng chân RS và R/W theo mục đích sử dụng

6


Khoá luận tốt nghiệp
Mai Thi Mi
===============================================================

3. 2. Cờ báo bận BF (Busy Flag)
Khi thực hiện các hoạt động bên trong chip, mạch nội bên trong cần một
khoảng thời gian để hoàn tất. Khi đang thực thi các hoạt động bên trong như
vậy, P - N bỏ qua mọi giao tiếp với bên ngoài và bật cờ BF (thông qua chân

00

2
01

3
02

4
03

5
04

.

79
4E

80
4F

39
26
66

40
27
67



2-Line Display

Hình 3: Mối liên hệ giữa địa chỉ của DDRAM và vị trí hiển thị của P - N

3. 5. Vùng ROM chứa kí tự CGROM (Character Generator ROM)
Vùng ROM này dùng để chứa các mẫu kí tự loại 5x8 hoặc 5x10 điểm
ảnh/kí tự, và định địa chỉ bằng 8 bit. Tuy nhiên, nó chỉ có 208 mẫu kí tự 5x8
và 32 mẫu kí tự kiểu 5x10 (tổng cộng là 240 thay vì là 28= 256 mẫu kí tự).
Người dùng không thể thay đổi vùng ROM này.
Như vậy, để ghi vào vị trí thứ x trên màn hình một kí tự y nào đó, người
dùng phải ghi vào phần DDRAM tại địa chỉ x một chuỗi mã kí tự 8 bit trên
CGROM.
VD: Để hiển thị chữ b lên P - N tại địa chỉ hiện thời ta ra một lệnh xuất
dữ liệu (hàm data) với mã lệnh là 01100010 (đây là vị trí chữ b trong bảng
mã kí tự P - N). Và do trùng với bảng mã ASCII, nên thay vì viết #01100010B
ta có thể viết #b trong ASM

8


Khoá luận tốt nghiệp
Mai Thi Mi
===============================================================

Hình 4: Bảng mã kí tự
3. 6. Vùng RAM chứa kí tự đồ hoạ CGRAM (Charater Generator RAM)
Như trên bảng mã kí tự, nhà sản xuất dành một vùng có địa chỉ byte cao là
0000 để người dùng có thể tạo các mẫu kí tự đồ hoạ riêng. Tuy nhiên dung
lượng của vùng này rất hạn chế: Ta chỉ có thể tạo 8 kí tự loại 5x8 điểm ảnh


Hoạt động

Texe(max)

Mã lệnh
DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0
DBx = 0
Clear
Display

0

0

0

0

0

0

1

Lệnh Clear Display (xoá hiển thị) sẽ ghi một
khoảng trống - blank (mã hiển thị kí tự 20H) vào tất
cả các ô nhớ trong DDRAM, sau đó trả bộ đếm địa
chỉ AC = 0 , trả lại hiển thị gốc nếu nó bị thay đổi.
Nghĩa là: Tắt hiển thị, con trỏ rời về góc trái (hàng


Lệnh Return home trả bộ đếm địa chỉ AC về 0,

1.52 ms

trả lại hiển thị gốc nếu nó bị thay đổi. Nội dung của
DDRAM không thay đổi.
Mã lệnh
DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0
DBx = 0

0

0

0

0

1

[I/D] [S]

I/D: Tăng (I/D = 1) hoặc giảm (I/D = 0) bộ đếm
hiển thị AC một đơn vị mỗi khi có hành động ghi
Entry

hoặc đọc vùng DDRAM. Vị trí con trỏ cũng di

mode set

Khoá luận tốt nghiệp
Mai Thi Mi
===============================================================

Display

hiển thị nội dung DDRAM không thay đổi.

on/off

C: Hiển thị con trỏ khi C = 1 và ngược lại.

control

B: Nhấp nháy kí tự tại vị trí con trỏ khi B = 1 và

37 uS

ngược lại. Chu kì nhấp nháy khoảng 409,6 ms khi
mạch dao động nội P - N là 250 kHz.
Mã lệnh
DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0
DBx = 0

0

0

1 [S/C] [R/L] *


Dịch vị trí con trỏ sang phải
(Tăng Ac lên một đơn vị).

1

0

Dịch toàn bộ nội dung hiển thị
sang trái, con trỏ cũng dịch theo.

1

1

Dịch toàn bộ nội dung hiển thị
sang phải, con trỏ cũng dịch theo.

Mã lệnh
DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0

12

37 uS


Khoá luận tốt nghiệp
Mai Thi Mi
===============================================================

DBx =

thay đổi Function set không được chấp nhận nữa
ngoại trừ thiết lập chuyển đổi giao thức giao tiếp.
- Không thể hiển thị kiểu kí tự 5x10 điểm ảnh ở
kiểu hiển thị 2 hàng
Mã lệnh
Set

DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0

CGRAM

DBx = 0

Address

1

[ACG] [ACG] [ACG] [ACG] [ACG] [ACG]

Lệnh này ghi vào AC địa chỉ của CGRAM. Kí
hiệu [ACG] chỉ một bit của chuỗi dữ liệu 6 bit,
Ngay sau lệnh này là lệnh đọc/ghi dữ liệu từ
CGRAM tại địa chỉ đã được chỉ định.
Mã lệnh
DBx= DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0

13

37 uS


(RS = 0, R/W = 1)
Read BF

Như đã đề cập, khi cờ BF bật, P - N đang làm việc

and

và lệnh tiếp theo (nếu có) sẽ bị bỏ qua nếu cờ BF

address

chưa về mức thấp. Cho nên, khi lập trình điều khiển,
bạn phải kiểm tra cờ bận trước khi ghi dữ liệu vào P
- N.
Khi đọc cờ BF, giá trị của AC cũng được xuất ra
từ các bit [AC]. Nó là địa chỉ của CGRAM hay
DDRAM là tuỳ thuộc vào lệnh trước đó.

Write

Mã lệnh

data to

DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0

CG or

DBx =


data from

DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0

CG or

DBx =

DDRAM

[Read data]

Khi thiết lập RS = 1, R/W = 1, dữ liệu từ

37 uS

CG/DDRAM được chuyển ra MPU thông qua các

tADD

chân DBx (địa chỉ và vùng RAM đã được xác định

4 uS

bằng lệnh ghi địa chỉ trước đó).
Sau khi đọc, AC tự động tăng/giảm 1 tuỳ theo
thiết Entry mode, tuy nhiên nội dung hiển thị không
bị dịch bất chấp chế độ Entry mode.
Bảng 3:Tập lệnh của P - N


5.5V, T= -30oC đến +75oC)

Chân cấp nguồn Vcc- GND

2.7V đến 5.5V

Điện áp vào mức cao VIH

2.2V đến Vcc

Điện áp vào mức thấp VIL

- 0.3V đến 0.6V

Điện áp ra mức cao( DB0-DB7)

Min 2,4 V (khi IOH=-0.205 mA)

Điện áp ra mức thấp( DB0-DB7)

Max 0.4V (khi IOL=1.2 mA)

Dòng điện ngõ vào ILI

- 1uA đến 1uA (khi VIN=0 đến Vcc)

Dòng điện cấp nguồn ICC

350uA (typ) đến 600uA



Khoá luận tốt nghiệp
Mai Thi Mi
===============================================================

Hình 7: Đọc dữ liệu
+ Thứ nhất, Chân R/W phải ở mức cao (mức logic 1).
+ Thứ hai, chân E tích cực bằng cạnh lên chứ không phải cạch xuống. Sau
tDDR = 160mS khi có tín hiệu mức thấp lên mức cao ở chân E, dữ liệu được P N xuất qua chân DBx, dữ liệu này được giữ tới khi nào chân E xuống thấp trở
lại .
+ Thời gian giữa hai lần có cạnh lên ở chân E tối thiểu là 0.5 uS.
+ Thời gian giữa mức cao ở chân E tối thiểu là 230 nS.
6. Khởi tạo P - N
Khởi tạo cho P - N là hành động thiết lập các thông số làm việc ban đầu
cho nó. Khởi tạo được thực hiện một lần vào đầu chương trình và bao gồm:

18


Khoá luận tốt nghiệp
Mai Thi Mi
===============================================================

+ Thiết lập chế độ giao tiếp (function set).
+ Thiết lập chế độ nhập (Entry mode set): Các thiết lập về kí tự .
+ Thiết lập chế độ hiển thị (Display control): Kiểu con trỏ, kiểu kí tự.
+ Xoá màn hình.
6. 1. Mạch khởi tạo bên trong P - N
Mỗi khi được cấp nguồn mạch khởi tạo bên trong P - N sẽ tự động khởi tạo
cho nó. Và trong thời gian khởi tạo này cờ BF bật lên 1, đến khi hoàn tất cờ

0

0

1

1 *

* *

*

TrÔ 4.1 mS
RS R/W DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0

0 0

0

0

1

1 *

* *

*

TrÔ 100 uS

* *

0 0

0

0

0 0

1 0

0 0

0 0

0

0

020 0

0 0

0 1

0 0

0


0 0

0

0

1

1

TrÔ 100 uS
RS R/W DB7 DB6 DB5 DB4

0 0

RS

0
0
0
0
0
0
0
0
0

0

0

1
1
*
0
0
0
0
0
I/D

0
0
*
0
0
0
1
0
S


Kho¸ luËn tèt nghiÖp
Mai Thi Mi
===============================================================

22


Khoá luận tốt nghiệp
Mai Thi Mi


CPU

Dao động

Bus điều khiển

Cổng vào/ ra

Cổng nối tiếp

P0 P1 P2 P3

EA RST

RXD

PSEN ALE

Hình 10:Sơ đồ khối họ 8051

23

TXD


Khoá luận tốt nghiệp
Mai Thi Mi
===============================================================


Port 0 (từ chân 32 đến chân 39 trên 8051) có 2 công dụng. Các chân của
port 0 được ký hiệu P0.0, P0.1, P0.7. Trong các thiết kế có tối thiểu thành
phần, port 0 được sử dụng làm nhiệm vụ xuất/nhập. Trong các thiết kế lớn hơn
có bộ nhớ ngoài, port 0 trở thành bus địa chỉ và bus dữ liệu đa hợp.
3. 3. 2. Port 1
Port 1 có một công dụng là xuất/nhập (các chân từ 1 đến 8 của chíp
8051). Các chân của port 1 được ký hiệu là P1.0, P1.1, P1.7 và được dùng
để giao tiếp với thiết bị bên ngoài khi có yêu cầu chúng chỉ sử dụng để giao
tiếp với các thiết bị ngoại vi.
3. 3. 3. Port 2
Port 2 (các chân từ 21 đến 28 trên 8051) có 2 công dụng, hoặc làm
nhiệm vụ xuất/nhập hoặc là byte địa chỉ cao của bus địa chỉ 16 bit cho các
thiết kế có bộ nhớ chương trình ngoài hoặc các thiết kế có nhiều hơn 256 byte
bộ nhớ dữ liệu ngoài.
3. 3. 4. Port 3
Port 3 (các chân từ 10 đên 17 của chíp 8051) có hai công dụng. Khi
không hoạt động xuất/nhập, các chân của port 3 có nhiều chức năng riêng
(mỗi chân có chức năng riêng liên quan đến các đặc trưng cụ thể của 8051).

25