KHOA CÔNG NGHỆ THÔNG TIN
BÁO CÁO ĐỒ ÁN TỐT NGHIỆP
ĐỀ TÀI: NGHIÊN CỨU VÀ ĐÁNH GIÁ HIỆU QUẢ TÍCH HỢP
TRÊN CÔNG NGHỆ FPGA THUẬT TOÁN MẬT MÃ
CRYPT(D_128)
Giáo viên hướng dẫn:
NỘI DUNG BÁO CÁO
Phần 1: Nội dung thuật toán Crypt(D_128)
Phần 2:Tổng quan về công nghệ FPGA – VHDL
Phần 3: Hiệu quả tích hợp thuật toán trên công nghệ
FPGA
Thuật toán Crypt_D128 là một thuật
toán mật mã mới, được xây dựng trên mạng
hoán vị thay thế điều khiển được.
Mạng hoán vị thay thế điều khiển được
xây dựng trên cơ sỡ mạng hoán vị thay thay
thế
Các thuật toán mật mã xây dựng trên
mạng hoán vị thay thế như DES,
RIJNDAEL, BLOWFISH.

Trên cơ sỡ mạng hoán vị thay thế nguời
ta đã xây dựng mạng hoán vị thay thế điều
khiển được.
Ý tưởng chính việc xây dựng khối trong
các hộp thay thế điều khiển được (CP) phân
tầng là phần tử chuyển mạch cơ sở P
2/1
thực
hiện điều chỉnh hoán đổi vị trí của 2 bit đầu
vào, P

z=0
v=0
z=1
v=1
z=1
•
Với mục đích tăng hiệu ứng thác lũ, thuật toán
sử dụng 2 dạng phần tử điều khiển được (F
2/2
,
F’
2/2
) trong lớp F
2/2
. Phần tử thứ nhất được lựa
chọn theo tiêu chí đảm bảo tính phi tuyến cực
đại, còn phần tử thứ 2 đảm bảo tính phân tán
của các bít lối ra khi xuất hiện sự thay đổi trên
các bít lối vào.

Để xây dựng thuật toán, trước tiên cần xây
dựng các khối toán tử F
64/384
và F
-1
64/384.


Các khối toán tử này được xây dựng trên cơ sở
các khối toán tử F

),
trong đó các khối toán tử F
64/192
và F
-1
64/192
được
điều khiển bởi các véctơ nhị phân độc lập.
F
8/24
F
8/24

F
8/24

V
1
, Z
1
V
2
, Z
2
V
3
, Z
3
F
-1

x
16
x
64
x
49
…
…
y
1
y
8
y
9
y
16
y
64
y
49
…
…
…
…
1
2
1
2
2
8

d)
e)
I
1
…
…
…
…
…
…
…
b)
F
2/2
F
2/2
F
2/2
F
2/2
F′
2/2
F′
2/2
F′
2/2
F′
2/2
F
2/2

2/2
V
1
, Z
1
V
2
, Z
2
V
3
, Z
3
V
3
, Z
3
V
2
, Z
2
V
1
, Z
1
а)
x
1
F
2/2

v
n/2
z
1
z
2
z
n/2
(j)
(j)
(j)
(j)
(j)
(j)
V
j
= (v
1
(j)
, …, v
n/2
(j)
)
Z
j
= (z
1
(j)
, …, z
n/2

32
X
′
V
′
V
X
−
1
F
64/192
Q
j
F
64/192
I
1
64
−1
I
0
I
0
I
2
I
3
S
S
F

Các khối vào/ra (I/O Block) cung cấp giao diện giữa các gói
chân và các đường tín hiệu bên trong.
•
Các kết nối: nối gồm các đoạn kết nối (segment) có thể có
chiều dài khác nhau.
15
Cấu trúc của FPGA
16
I/O cell
Logic Block
Tài nguyên
kết nối
Phần 2: Ngôn ngữ lập trình VHDL
Giới thiệu
VHDL (VHSIC Hardware Description
Language) là một ngôn ngữ lập trình được sử dụng
để mô tả các hệ thống điện tử số.
Ưu điểm của VHDL: tính phổ biến, hỗ trợ nhiều công
nghệ và phương pháp thiết kế, có khả năng mô tả mở
rộng, khả năng trao đổi kết quả, khả năng sử dụng lại
các thiết kế và hỗ trợ thiết kế hệ thống ở mức lớn.
Các cấu trúc cơ sở trong VHDL
Trong VHDL, các hệ thống số được trừu
tượng hóa và được gọi là các entity (thực thể).
Để mô tả một thực thể, VHDL cung cấp 5 kiểu kiến
trúc cơ sở khác nhau, bao gồm : các thực thể
(entity), các kiến trúc (architecture), các gói
(pakage), các cấu hình (configuration) và các thư
viện (library)


Một thư viện thiết kế có thể chứa các đóng gói,
các thực thể, các kiến trúc và các cấu hình.
Phần 3: Hiệu quả tích hợp thuật toán trên công nghệ
FPGA