Làm sao để cho các CPU đa lõi hoạt
động trong thiết kế truyền thông
nhúng
Với các mạng thông tin cồng kềnh, đa dạng, và không thể dự đoán trước, các
giải pháp được sử dụng trên mạng đang phải làm việc quá sức. Một kiến trúc
đa l
õi không đồng nhất mới có thể là giải pháp cho vấn đề này.
Kh
ối lượng liên lạc trong cả hệ thống mạng doanh nghiệp và thông tin tăng
lên theo cấp số nhân, mở rộng từ 10 Gbps lên đến 40 Gbps và thậm chí có
khả năng tăng lên tới 100 Gbps trong tương lai gần. Phát triển nhanh chóng
này được kích thích bởi số lượng người d
ùng mạng nhiều hơn, các thiết bị
và đầu cuối (ví dụ như máy tính, máy chủ, điệ
n thoại di động, điện thoại IP
và đầu giải m
ã/set-top box), các ứng dụng khác hình thành do hội tụ mạng
(như VoIP, IPTV, P2P, Web 2.0) và nhu cầu băng thông lớn hơn bởi các
ứng dụng tr
ên.
Các nhà s
ản xuất các thiết bị truyền thông cần phải xây dựng các sản phẩm
hỗ trợ các ứng dụng và dịch vụ theo các yêu cầu cụ thể. Điều này liên quan
đến sự hội tụ ngày hôm nay của nhu cầu về hiệu suất trong khả năng bảo mật
tích hợp, nhận thức nội dung, tính linh hoạt và tính lập trình hóa để xử lý
một danh sách dài các ứng dụng tiến hóa hoặc phát triển theo những hướng
khác nhau.
Thiết kế ứng dụng với nền
tảng dữ liệu thông minh
Hệ thống mạng doanh
nghiệp và mạng dữ liệu bao

Để địa chỉ hó
a nhiều điểm trong hệ thống mạng doanh nghiệp và mạng
truyền tải cho các ứng dụng dữ liệu nền tảng, các nhà sản xuất cung cấp khả
năng mở rộng sản phẩm để tối ưu hóa giá cả, hiệu suất, giao diện, mật độ sử
dụng và độ tin cậy (xem hình 1). Những sản phẩm này bao gồm từ các thiết
bị có cấu hình cố định ở tầm thấp, khả năng cấu hình mang tính gia dụng ở
tầm trung cho đến những kết cấu module ở tầm cao. Một mục tiêu kỹ thuật
chung là thường xuyên tăng hiệu suất tr
ên các dòng sản phẩm. Việc phát
triển các dạng ứng dụng khác nhau trên từng thiết bị phần cứng có thể tránh
được bằng cách thực hiện một thiết kế đơn cho toàn bộ d
òng sản phẩm.
Thách thức kĩ thuật: Hiệu suất và Tri thức
Để đạt được thiết kế với hiệu suất cao, các ứng dụng dữ liệu nền tảng thông
minh cân nhắc đến việc sử dụng kiến trúc CPU đa lõi sẽ phải đối mặt với
một số thách thức kĩ thuật quan trọng, bao gồm:
• Tốc độ dữ liệu cao (High Data Rates): Ứng dụng phải có khả năng hoạt
động ở 10 Gbps tại hiện tại và tăng nhanh lên đến 40 Gbps và cao hơn t
hế.
• Cơ sở luồng (Flow-based): Truyền thông ở những tốc độ xử lý phải được
stateful so với gói theo định hướng, yêu cầu phần cứng để đạt được hàng
tri
ệu luồng dữ liệu đồng thời.
• Truyền thông không đồng nhất: Tốc độ gói cao từ hàng trăm luồng đồng
thời sẽ tạo nên dữ liệu ghép kênh không đồng nhất, tác động tiêu cực đến
cache, sử dụng bộ nhớ và sử dụng các thiết bị vào/ra ( I/O ) thông qua các
ứng dụng trên CPU của host.
• Tích hợp bảo mật: Hầu hết các mạng và các ứng dụng bảo mật yêu cầu
một số hình thức xử lý an ninh. Đa số các yêu cầu tăng tốc trong truyền
thông là cho xử lý bảo mật, làm cho quá trình đồng xử lý bảo mật look-aside

Bất kể số lượng lõi hoặc tốc độ hoạt động của chúng khi có tính đến tất cả
các yêu cầu, nhà thiết kế phải trả lời các câu hỏi như: Hiệu suất thật sự của
hệ thống là gì? Bao nhiêu lệnh cần thiết có thể cho mỗi gói? Sự liên quan
gi
ữa các luồng công việc khác nhau trong mỗi phân vùng đến việc thiết lập
đầy đủ các y
êu cầu để tối đa hóa hiệu suất trong thế giới thực?
Mối quan tâm thứ hai là hiệu quả bộ nhớ. Việc đạt được thông lượng cao
nhất với độ trễ thấp nhất có ảnh hưởng nhiều nhất bởi băng thông bộ nhớ,
hiệu quả bộ nhớ cache, và tránh tình trạng dừng vi xử lý gây ra các chu kì xử
lý dư (còn gọi là thời gian chết).
Cuối cùng, hiệu quả sử dụng năng lượng đóng một vai trò quan trọng trong
thiết kế tổng thể về hiệu suất trên tỷ lệ năng lượng.
Giải pháp: Một kiến trúc đa lõi không đồng nhất
Tổng hợp các thách thức mà thiết bị mạng cần phải đối mặt trong nỗ lực
cung cấp hiệu năng làm việc cao, sự thông minh và tính khả trình đòi hỏi
một kiến trúc vi xử lý đa chip, đa lõi không đồng nhất. Kiến trúc này kết hợp
ứng dụng cơ sở dữ liệu mạng khả tr
ình có hiệu suất làm việc cao nhằm tối
ưu hóa cho xử lý gói ở lớp 2 đến lớp 7 v
à cấu trúc CPU đa lõi ảo hóa trên
n
ền x86 qua giao diện PCI Express ảo hóa. Thiết kế dựa trên kiến trúc này
có th
ể cho phép các nhà cung cấp thiết bị nâng cao hiệu năng, tính linh hoạt,
và các lĩnh vực hóa hệ thống lập trình lên gấp 4 lần so với các giải pháp
x86 đa l
õi sử dụng giao diện card mạng chuẩn.
Từ góc nhìn hẹp của việc phát triển ứng dụng và lưu trữ, không có kiến trúc
vi xử lý nào khác được công nhận rộng rãi hơn hoặc phù hợp hơn so với